四位全加器的Verilog源代码

布尔乘法器带testbench好用的工程啊(Boolean multiplier works with testbench nice ah)

本书比较系统地介绍了VHDL 的基本语言现象和实用技术全书以实用和可操作 为基点简洁而又不失完整地介绍了VHDL 基于EDA 技术的理论与实践方面的知识 其中包括VHDL 语句语法基础知识第1 章第7 章逻辑综合与编程技术第9 章 有限状态机及其设计第10 章基于FPGA 的数字滤波器设计第11 章多种常用 的支持VHDL 的EDA 软件使用介绍第12 章VHDL 数字系统设计实践介绍第13 章和大学生电子设计赛题的VHDL 应用介绍第14 章全书列举了大量VHDL 设 计示例其中大部分经第12 章介绍的VHDL 综合器编译通过第13 章的程序绝大部分 都通过了附录介绍的EDA 实验系统上的硬件测试可直接使用书中还附有大量程序 设计和实验/实践方面的习题 本书可作为高等院校的电子工程通信工业自动化计算机应用技术电子对抗 仪器仪表数字信号处理图像处理等学科领域和专业的高年级本科生或研究生的VHDL 或EDA 技术课程的教材及实验指导也可作为相关专业技术人员的自学参考书(VHDL for engineers)

自己编写的DDS发生器，方波、三角波、正弦波、还可以输入任意的波形文件

基于网口的收发数据及解析数据内容的verilog代码实现(Based on the Internet port to send and receive data and parse the contents of the data verilog code)

最大最小值寻找程序，可以实现自动查找最大值与最小值(min_max_finder)

简单的12位的AD转换实现，开发平台为vivado，开发语言为verilog。

半加器使用Verilog编码用于Xillinx

sd卡读写，仿真模型，testbanch测试文件(sdcard read write and sdcard model)

说明：  DAC3283 寄存器初始化，SPI驱动(Dac3283 register initialization, SPI drive)

首先根据连续运算的过程，用状态机做出键盘输入模块，然后根据原码补码的特点做出加、减、与、或、比较运算的8位ALU，之后做出将16位二进制数显示出来的显示模块，再根据连续运算流程并考虑与键盘输入的配合，做出了音乐计算器最核心的控制模块，完成输入数字的存储、运算、显示功能，最后加入音乐模块，实现全部功能。