基于Verilog的CRC算法源代码

接下来是模仿经典的嵌入式系统的实现与设计街机游戏太空入侵者。这个项目利用 Altera 硬件和软件功能DE2 板。实施涉及 C 和 vhdl 语言的组合。我们使用的是 PS/2 键盘，VGA显示器和外围设备作为沃尔夫森 WM8371 音频编解码器。所有侵略者都属于我们! 一个二维的固定射击游戏，玩家控制通过横向穿过屏幕的底部，并射击，降序外星人的家船。目的是打败五排在作为屏幕上来回横向移动的十二个外国人他们迈向屏幕的底部。球员击败了外星人，并通过挣点，用激光导弹射击它。打败外星人带来另一波更难，一个循环，可以继续下去。外星人企图破坏家船由它射击，虽然他们接近底部屏幕。如果他们到达底部，外星人入侵成功，游戏就结束了。家船部分受可毁于外星人的四个固定防御路障和首页-船。这场比赛我们翻译分为 3 个阶段： 游戏开始阶段： 这一阶段包含询问球员他/她是否准备好了"拯救地球"的介绍屏幕。游戏的玩阶段： 这是游戏的主要阶段。玩家扮演的这场比赛是由射击在外星人的波浪，因此按顺序结算水平。每个玩家开始 3 的生活。他 / 她能不能输掉比赛以两种方式： 如果他/她获取由外来导弹射击 3 次，或如果外星人波收益这样远了，他们到达了街垒水平 （这表明成功的外星人入侵 ！）。游戏结束阶段： 上输掉了比赛，游戏状态转到游戏结束屏幕。的用户可以通过按输入键重新启动游戏，并恢复拯救地球

AVIAddXSubs是一个简单易用的免费程序，用于转换原始srt文件的字幕视频。如果您的硬件播放机无法直接从srt显示字幕，或者即使这样做，结果也不令人满意，那么它的服务将非常有用。使用AVIAddXSubs并转换srt，您可以使用多种选项来配置有关字体、字体大小的字幕；

利用Verilog编写的 小程序源码及测试,包括流水灯，交通灯 ，等小程序。

FPGA实现反正切功能，工程原件，包括测试文件，能够很好实现该功能(FPGA implements arctangent function, original engineering)

使用metlab生产正弦波和三角波的采样值，供vhdl等语言调用来产生波形(use metlab production sine wave and triangular wave of sampling, for languages such as call vhdl to generate waveforms)

FPGA扫描LED显示灯，动态扫描,进行流水显示(FPGA Scan LED indicator lights, dynamic scanning, make the water show)

说明：  内有一PCI 主 和PCI从，PCI TARGET 都是公开代码的，是工程文件，有仿真工程，使用说明。觉得好的就推荐一下。 本PCI_HOST目前支持： 1、 对目标PCI_T进行配置； 2、 对目标进行单周期读写； 3、 可以工作在33MHZ和66MHZ 4、 支持目标跟不上时插入最长10时钟的等待。 ALTERA的PCI竟然收费的！！！软件里面调试仿真了半天，终于调通了，到了下载就突然弹出窗口说包含了有限制的IP CORE，是限制使用的(There is a PCI from PCI proprietors, PCI TARGET is open source, is the project document, there is simulation project, for use. Feel good about the recommendation. The PCI_HOST currently supports: 1, on the target configuration PCI_T 2, on the target for single-cycle read and write 3, can work in the 33Mhz and 66MHZ 4, to support the goals behind to insert a maximum of 10 clock hours of waiting. ALTERA the PCI even charges! ! ! Inside simulation software debugging for a long time, and finally had transferred to the download on the sudden pop-up window that contains a limited IP CORE, is to restrict the use of)

基于Verilog的图像采集、处理和存储程序，初学者参考，高手绕道。(Verilog-based image acquisition, processing and storage procedures, beginners reference, master bypass.)

i2c master ip for altera nios, add in qsys

数字秒表的VHDL代码。当设计文件加载到目标器件后，设计的数字秒表从00-00-00开始计秒。，直到按下停止按键（按键开关S2）。数码管停止计秒。按下开始按键（按键开关S1），数码管继续进行计秒。按下复位按键（核心板上复位键）秒表从00-00-00重新开始计秒。(The VHDL code for digital stopwatch. When the design document loaded into the target device, the designed digital stopwatch count the seconds from the 00-00-00. Until you press stop key (key switch S2). Nixie tube stop count seconds. Press the start button (key switch S1), the digital control continue to count seconds. Press the reset button (core panel reset button) to restart the stopwatch count seconds from the 00-00-00.)