登录
首页 » VHDL » uart串口的vhdl语言程序。本人调试过 ,非常好用

uart串口的vhdl语言程序。本人调试过 ,非常好用

于 2022-01-22 发布 文件大小:42.09 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

uart串口的vhdl语言程序。本人调试过 ,非常好用-serial UART VHDL Language Program. I debug, and very easy to use

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 使用VHDL高级Turbo解码器
    在信息论中,Turbo码(最初在法国的Turbo码)是一类高性能的前向纠错(FEC)1993开发的代码,这是第一个实用的代码接近信道容量,以可靠的通信仍然是可能的给定一个特定的噪声水平的编码率的理论最大值。Turbo码中使用的3G移动通信和(太空)以及其他应用程序的设计师寻求在带宽或延迟受限的通信链路的数据损坏噪音的存在实现可靠的信息传输卫星通信。Turbo码与LDPC码是目前竞争,提供类似的性能。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-04-25 07:25:03下载
    积分:1
  • FFT_64points
    64点的 FFT verilog,它是串行计算的,工作频率不到100M,计算速率很高,里面的层次很清晰。(64-point FFT verilog serial computing, the operating frequency of less than 100M, the calculated rate is high, the level inside is very clear.)
    2021-04-03 11:29:07下载
    积分:1
  • vhdl-cordic-atan-master
    说明:  Implementation of CORDIC atan block in VHDL
    2019-05-14 16:51:26下载
    积分:1
  • VHDL实现SPI接口转I2c接口的源代码,可以直接调用
    VHDL实现SPI接口转I2c接口的源代码,可以直接调用-VHDL realize I2C interface SPI interface to the source code, you can directly call
    2023-03-01 17:50:04下载
    积分:1
  • FPGAdesignXilinx
    华为内部资料,关于FPGA设计的详细过程介绍,很不错的。本文档从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧。(Huawei internal information, with regard to detailed FPGA design process of introduction, it is good. This document from the FPGA device structure in order to speed the path delay and area the size of the theme of the occupancy rate of resource description in the FPGA design process should pay attention to the problems and design techniques can be used.)
    2020-12-21 13:59:08下载
    积分:1
  • TugasUAS_AuditTI_1504505017_Reguler
    说明:  ertyguhijop[lkjhvbn hiouopi][[poiuy
    2019-02-05 09:18:23下载
    积分:1
  • 分别用分频比交错法及累加器分频法完成非整数分频器设计。...
    分别用分频比交错法及累加器分频法完成非整数分频器设计。-Points were staggered method and frequency than the frequency accumulator law to complete the design of non-integer divider.
    2022-01-25 23:28:15下载
    积分:1
  • Xilinx的FPGA开发DEMO例程,功能相对来说比较全面,适合新手参考。...
    Xilinx的FPGA开发DEMO例程,功能相对来说比较全面,适合新手参考。-Xilinx FPGA development DEMO routines, function relatively comprehensive reference suitable for novice.
    2022-02-21 21:55:12下载
    积分:1
  • ahb_verilog_design
    代码为ahb interface ,用verilog编写的,包括仿真和综合。(Code for the interface AHB, written in Verilog, including simulation and synthesis.)
    2020-12-21 14:49:07下载
    积分:1
  • 本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程,作为我这一段 时间自学 FPGA/CPLD 的总结,如果有什么不正确的地方,敬请各位不幸...
    本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程,作为我这一段 时间自学 FPGA/CPLD 的总结,如果有什么不正确的地方,敬请各位不幸看到这篇文章的 大侠们指正,在此表示感谢。当然,这是一个非常简单的时序逻辑电路实例,主要是详细 描述了一些软件的使用方法。文章中涉及的软件有Synplicity 公司出品的Synplify Pro 7.7.1; Altera 公司出品的 Quartus II 4.2;Mentor Graphics 公司出品的 ModelSim SE 6.0。 -This article describes a VHDL description of the use of counter design, synthesis, simulation of the entire process, this time as my self-FPGA/CPLD summary, if what has not the right place, please see this article that, unfortunately, the heroes They correct me, wish to express my gratitude. Of course, this is a very simple example of sequential logic circuit is mainly a detailed description of a number of software usage. Article involved in the software company has produced Synplicity
    2022-02-28 11:38:34下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载