verilog数字式秒表

符号化的表达数据 / 信息称为代码。基地或二进制数的基数是 2。因此，它有两个独立的符号。使用的符号是 0 和 1。一个二进制数字称为作为一位。一个二进制数由序列组成的位，每个 0 或 1。每一位分量的基于二进制点及其位置。每个位位置的重量是一个 2 的幂，大于其立即右侧位置的重量。e.g.二进制数是 100011 相当于十进制数 35。

原创。掷骰子游戏，VHDL，quartus，北京邮电大学数电实验，实现随机掷骰子游戏，在数码管显示点数，点阵显示输赢，有开机动画以及开机音乐，可实现多人游戏等(games, VHDL, quartus,experiments of BUPT, pure originality,random game, in the digital display dots, dot matrix display winning or losing, there are boot animation and boot music, multiplayer gaming can be achieved)

Image Embedded VHDL Code by using watermarking technique

Cypress USB 的主从FPGA 控制实现代码(USB controller)

It is vhdl code for defining a finite state machine

基于verilog语言的串口通信，可以实现数据的发送和接收，代码清晰明了

用verilog实现sd卡读写，亲测可用(Implementation of SD card read and write with Verilog)

800x600@60Hz VGA 时序产生的 Verilog 此外包括一个软件二 13.0 测试项目。在 Altera DE0 开发板执行测试。

verilog实现的串口实现代码，可以直接复制使用(verilog achieve serial implementation code can be copied directly use)

da6578的IIc时序驱动verilog，次代码仿真验证通过，有需要的同志可以下载下来参考，同时需要IIC时序的操作，也可以下载下来进行参考来做一些相应的接口时序来完成你们对应的工作。