登录
首页 » Verilog » 串口通信(发送和接收)

串口通信(发送和接收)

于 2022-01-21 发布 文件大小:3.63 MB
0 131
下载积分: 2 下载次数: 1

代码说明:

基于verilog语言的串口通信,可以实现数据的发送和接收,代码清晰明了

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • smartWasher
    QUARTER编程环境实现的智能洗衣机系统,通过DE0板子进行模拟,组要完成洗衣机5个步骤的顺序过程以及系统相应动作(QUARTER programming environment of intelligent washing system, through simulation DE0 board, groups 5 to complete the washing process and the system the sequence of steps corresponding action)
    2020-11-06 13:19:49下载
    积分:1
  • 6_ImageBasic
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像基本操作,几何变换,直方图,灰度化处理等(System Generator based image processing engineering, multimedia processing FPGA implementation source code, the basic operation of the image, geometric transformations, histogram, gray processing)
    2020-10-20 20:07:24下载
    积分:1
  • ds1820
    基于FPGA的温度控制系统 VHDL 数码管显示温度 ds1820 温度报警(The temperature control system based on FPGA VHDL digital display temperature ds1820 temperature alarm)
    2015-01-06 14:08:43下载
    积分:1
  • second7-02
    在quartusII环境下采用对编解码芯片HD6408和HD6409驱动的方式实现曼彻斯特编解码(Environment in quartusII codec chip used on the HD6408 and HD6409-driven way to achieve encoding and decoding of Manchester)
    2020-11-02 10:19:53下载
    积分:1
  • 人脸识别(3D)
    说明:  基于高清视频的3D人脸识别源代码,四万多行,经过FPGA实际验证,最近调试完毕。(The source code of 3D face recognition based on HD video, more than 40,000 lines, has been verified by the actual FPGA, and has been debugged recently.)
    2019-07-01 16:22:46下载
    积分:1
  • mimo_dectection
    mimo检测算法的FPGA实现,包括最小迫零检测算法和ML检测算法,已在ISE上仿真通过 (mimo detection algorithm for FPGA implementation, including the smallest zero forcing detection algorithm and ML detection algorithm has been simulated by ISE on)
    2021-02-15 12:09:48下载
    积分:1
  • source
    I2C MASTER DESIGNED by Verilog
    2020-06-18 23:40:02下载
    积分:1
  • 轮循机制
    " 时间刻度 1ns/1ns //Round 罗宾没有抢占 模块 roundrb2 (reset_n,赤  角,必需,授予) ; 输入的 reset_n,赤  角 ; 输入 [4:0] 必需 ; 输出 [4:0] 补助金 ; reg [4:0] 格兰特 = 4"b0000 ; reg [7:0] 的状态 ;
    2022-02-03 06:50:42下载
    积分:1
  • 基于BASYS2模60计数器
    资源描述 利用实验板实现模六十计数,即00—01—02—03—04—…59—00—01…,并在Basys2实验板的AN1~AN0或(LD7~LD0)上显示。 下载配置文件到实验板BASYS2上,观察验证实验现象。  使用verilog语言设计实现---模六十计数器
    2023-02-17 20:45:03下载
    积分:1
  • CC
    说明:  quartus 的一个实例,希望对刚刚学习quartus 的人有点帮助(Quartus an example, in the hope that people just learning a little help Quartus)
    2008-04-09 14:41:36下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载