800x600@60Hz VGA 时序产生的 Verilog

无线通信的MATLAB和FPGA实现，书籍，经典无线通信，代码可以实现(Wireless communication MATLAB and FPGA implementation, books, classic wireless communications, code can be achieved)

说明：  VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)

pc与fpga之间通过千兆以太网交换机实现网络通信(Network communication between PC and FPGA via Gigabit Ethernet switch)

本人上网下载下来并调试过的，完全实现NIOS 点亮LCD_Panel，附件是驱动部分。

说明：  我自己当初用来求解arctan 暂时没有搞成ip形式 搞好了还要传git 这个代码还没有搞好，因为急需要下载东西 如果感兴趣可以联系我 邮件(this is a not full wrappered code very crude use chebyshev to caculate arctan function i m urgent to download a model from pudn so i do this.)

Disparity mapp code in VHDL

说明：  THU微纳电子系ic设计课程大作业，使用verilog实现CNN加速器，含一层卷积和池化，仿真通过。(a CNN accelerator written in VerilogHDL, including one conv layer and one pooling layer, simulation passed)

可以实现DDC各个模块的功能，如内插、抽取、FIR滤波等功能(DDC can realize the function of each module, such as interpolation, extraction, FIR filtering)

BUS documentation and map reffereces

说明：  formality2016 userguide