基于FPGA状态机实现的I2C Verilog工程

Simulation and Synthesis Techniques for Asynchronous FIFO Design

基于网口的收发数据及解析数据内容的verilog代码实现(Based on the Internet port to send and receive data and parse the contents of the data verilog code)

对用开发板上开关产生的信息做汉明编码并通过串口发送至电脑(The Hamming code is generated from the switch on the development board and sent to the computer through the serial port.)

DESCRIPTION OF FULL ADDER

说明：  fpga串口收发完整程序，Verilog语言。(FPGA configuration PLL complete program, Verilog language.)

本程序是在Quartus7.2环境下编译的一个简单的(2,1,3)卷积码，能够成功地编译和仿真。(This procedure is in circumstances Quartus7.2 compile a simple (2,1,3) convolutional code, can successfully compile and simulation.)

改自特权同学verilog语言写sdram测试程序；支持256M内存(verilog sdram )

FPGA实现串口发送 Verilog 语言(Serial reception FPGA Verilog language.)

针对初学FPGA的人，简单易懂，用notepad++打开可以看到QuartusII里的中文注释，方便学习和开发

ADC和DAC是模拟量和数字量之间不可或缺的桥梁。而AD,DA转换器在数字控制系统中也有着重要地位。D/A转换器把收到的数字控制信号转换成模拟信号，实现对被控制对象的控制。而A/D转换器将各种模拟信号转换为抗干扰更强的数字信号，直接进入数字计算机进行处理，存储并产生数字控制信号。