-
树枝毛茸茸的乘数
它是一种算法,它是用来在超大规模集成电路的乘法2
- 2022-04-14 10:10:49下载
- 积分:1
-
AMBA_apb
AMBA_APB verilog code
- 2017-08-15 21:05:37下载
- 积分:1
-
SPI verilog 的实现 详细全面
SPI的Verilog实现(非常的全面和详细,还带有SPI算法的注解),此代码是SPI接口的Master和slaver 的Verilog源代码
- 2022-03-24 23:00:52下载
- 积分:1
-
ads7809
ADS7809是Burr-Brown公司推出的高精度AD采集芯片。它采用5V单电源供电,内含16位
逐次逼近寄存器,采样精度高,功耗小。
用Verilog实现其配置(ADS7809 is a Burr-Brown Introduces High Precision AD capture chip. It uses a single 5V supply, with 16-bit successive approximation register, sampling and high precision, low power consumption. To achieve its configuration with the Verilog)
- 2021-04-05 17:09:03下载
- 积分:1
-
ALTERA_FPGA_SDRAM
使用ALTERA的FPGA控制SDRAM的verilog程序(Use ALTERA s FPGA to control SDRAM s verilog program)
- 2017-03-30 00:31:53下载
- 积分:1
-
Advanced-FPGA-Design
高级FPGA设计__结构、实现和优化,中文翻译版(Advanced FPGA Design- Architecture, Implementation, and Optimization)
- 2021-04-01 11:09:08下载
- 积分:1
-
锁相环设计及 fpga 实现
本文提出了基于 FPGA 用 Verilog 和其执行的锁相环设计。采用 Verilog HDL 设计了锁相环。针对采用赛灵思 ISE 12.1 模拟器用来模拟Verilog 代码。本文给出了锁相环的基本块的详细信息。在本文中,中详细描述了的锁相环实现。使用针对采用赛灵思及其仿真结果也是讨论了。它还提出了针对采用赛灵思 SPARTAN3E 锁相环设计的 FPGA 实现XC3S200 芯片,它的结果。锁相环设计 200 千赫的中心频率。的锁相环工作频率范围是设计的 189 Hz 至 215 千赫,锁系列
- 2022-09-05 14:20:03下载
- 积分:1
-
saw
verilog编写,巧妙的通过计数方式完成了三角波的波形,可直接对da输出。(verilog written, cleverly accomplished by counting the triangular waveform can be output directly to da.)
- 2015-04-16 21:06:15下载
- 积分:1
-
DIGITAL-PID
Use verilog language design DIGITAL-PID source
- 2016-12-26 09:41:15下载
- 积分:1
-
nv04_context
The description header can be found in signal_processing_library.h.
- 2015-07-17 09:36:41下载
- 积分:1