登录
首页 » Others » 基于FPGA三速以太网的实现(UDP通信)

基于FPGA三速以太网的实现(UDP通信)

于 2021-05-06 发布
0 393
下载积分: 1 下载次数: 2

代码说明:

本代码是基于Altera Arria ii ep2agx65芯片实现的100M/1000M网代码,主要完成fpga向PC的UDP发送实现(verilog)

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 多变量广义预测控制
    matlab多变量广义预测控制实例仿真,附含例子的文档说明
    2020-12-04下载
    积分:1
  • Online Judge
    Online Judge系统跟POJ,ZOJ类似
    2020-12-01下载
    积分:1
  • Java基于UDP传输协议的简单聊天室
    1、java socket2、UDP传输协议3、json数据格式4、简易聊天室程序实现
    2020-12-11下载
    积分:1
  • 高通QCAT Log分析工具
    高通QCAT Log分析工具QCAT is an integrated software package that allows you to decode the contents of binary log files generated by the Qualcomm Mobile Diagnostic Monitor (MDM), CDMA Air Interface Tester (CAIT), and Qualcomm Extensible Diagnostic Monitor Professional™ (QXDM Pro) tools.QCAT is compatible
    2021-05-06下载
    积分:1
  • 精品PPT炼成记
    精品PPT炼成记,小陆老师在首届锐普PPT跨界见面会上的讲义
    2020-12-02下载
    积分:1
  • EDA四人抢答器Verilog
    ① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。② 智能电子抢答器可容纳4组参赛者抢答,每组设一个抢答钮。③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答,并用EDA实训仪上的八段数码管显示抢答者的序号,同时扬声器发出“嘟嘟”的响声,并维持3秒钟,此时电路自锁,不再接受其他选手的抢答信号。④ 设计一个计分电路,每组在开始时设置为100分,抢答后由主持人计分,答对一次加10分,答错一次减10分。⑤ 设计一个犯规电路,对提前抢答和超时抢答者鸣喇叭示警,并显示犯规的组别序号。
    2020-12-04下载
    积分:1
  • 官方 uCOS-III 源码
    由官方 提供的uCOS-III 源码,可在官网下载,嵌入式实时操作系统,
    2020-12-04下载
    积分:1
  • E7+平台管理系统使用说明(停车场)新.pdf
    富士E7+平台管理系统使用说明,E7+平台---车辆管理系统是公司最新研发的一款基于平台化、集团网络化的管理软件,
    2021-05-06下载
    积分:1
  • 水平集level set、李纯明博士DRLSE改进方法(matlab代码)
    针对水平集算法,李纯明博士的DRLSE改进方法,matlab实现。
    2020-06-22下载
    积分:1
  • 基于cordic算法的吉文斯迭代的定点QR分解在FPGA的实现
    介绍了一种基于cordic算法的no除法器no开方no乘法的在FPGA上实现的QR分解方法。挺有意思。
    2020-12-08下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载