登录
首页 » Others » Halcon联合3D相机采图.hdev

Halcon联合3D相机采图.hdev

于 2021-05-06 发布
0 284
下载积分: 1 下载次数: 2

代码说明:

SmartRay

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 高速公路交通流三维仿真平台技术研究相关源代码
    智能交通系统(ITS)已经是一个非常活跃的研究领域,是一项涉及众多组织协调合作,共同研究、开发、实施、调控的大系统。现代系统仿真技术为智能交通系统的发展提供了更多的先进技术和分析手段。 系统仿真,是以控制论、相似原理和计算机技术为基础,借助系统模型对系统或未来系统进行实验研究的一门综合性新兴技术。利用系统仿真技术,研究系统的运行状态及其随时间变化的过程,并通过对仿真运行过程的观察和统计,得到被仿真系统的仿真输出参数和基本特性,以此来估计和推断现有系统或未来系统的真实参数和真实性能,这个过程称为系统仿真过程。而交通流理论既要考虑总体流动特性的宏观模型,也要考虑单一车辆行为的微观模型,是一门运用
    2020-11-29下载
    积分:1
  • MFC的个很强大的LIstCtrl类很漂亮,类写的很强大
    自己做设计的时候使用的一个控件,十分的强大,而且复用很简单,很漂亮的界面
    2020-12-03下载
    积分:1
  • Pcmodwin Modtran输入tape5文本注释
    Pcmodwin Modtran输入tape5文本注释,tape5是软件的输入参数文件,利用Maltb或C等编程调用Pcmodwin/Modtran软件时,此注释ppt可作为参考,对tape文件中的各参数按格式进行操作
    2020-12-05下载
    积分:1
  • LabVIEW自适应改变分辨率
    LabVIEW自适应改变分辨率程序
    2021-05-06下载
    积分:1
  • 在FPGA中实现DDS(波形可选,频率可调,signaltap ii调试,有注释)
    代码为verilogHDL编写,有三个按键:一个控制波形(方波和正弦波),一个控制频率增加,一个控制频率降低。代码有注释,并在signaltap ii中验证成功。
    2020-12-05下载
    积分:1
  • MX1.25封装(三维PCB封装库)AD用PCB封装库
    MX1.25封装(三维PCB封装库)AD用PCB封装库,作者主页下有全套的三维PCB封装库,欢迎大家下载使用。文件为作者千辛万苦整理的,请大家自用,不要随意传播,谢谢!~
    2020-12-10下载
    积分:1
  • yolo算法MATLAB
    yolo算法移植成matlab,权值文件需要自己下载(在官网),然后转成txt读取,主函数是detect_and_draw4,自己写的第一个代码,比较粗糙,但又懒得改哈哈,如果有优化的建议就私信我呀
    2020-12-12下载
    积分:1
  • MPU-6050 六轴传感器数据手册(中文)
    MPU-6050 六轴传感器数据手册(中文)T。pvewTop View88昌翼24123122212019CLKIN18 GNDCLKIN 118 GNDNc 217|NcNC 2Nc6NCNc 316NCMPU-6000MPU-6050Nc16 NCNc514NCAUX DA613VDDAUX_DA613VDDmoQB5B召azQFN PackageQFN Package24-pin, 4mm x 4mm xo9mm24-pin, 4mm x 4mm x 0.9mm+2+7.2典型应用GNDCr 10n2巴2222l2巴2凹2CLKINMPU600回而MPU-6050 sAX CLAUX CLGNDClVLOGIC△NDGNDTypical Operating Circuits73所用电容规格器件标签规格数量校准滤波电容(Pm10)C1陶瓷,Ⅹ7R,0.1uF±10%,2VVDD旁路电容(Pin13)C2陶瓷,Ⅹ7R,0.1uF±10%,4∨电荷泵电容(Pin20)C3陶瓷,Ⅹ7R,10UF±10%,50VLOGC旁路电容(Pin8)C4陶瓷,X7R,10uF±10%,4V7.4上电过程建议Power-Up Sequencing1. TVDDR is VDD rise time: Time for vdd to risefrom 10% to 90% of its final valueVDDR2. TVDDR is $100msec3. tvr is VLOGIC rise time: Time forVLOGIC to rise from 10% to 90% of its finalVDDvaltlVR4. TVGR is S3msec90%5. TvG-VDD is the delay from the start of VDDramp to the start of VLOGIC riseVLOGIC10%6. TVLGVDD is 20: VLOGIC amplitude mustalways be sVDD amplitude7. VDD and VLOGIC must be monotonicramps1.VLOG|C振幅必须sVDD振幅2.VDD上升时间(TvDR)为实际值的10%到90%之间3.VDD上升时间(TvDR)≤100ms4.ⅥLOGC上升时间( TVLGR)为实际值的10%到90%之间5. VLOGIO上爪时间(TvcR)≤3ms6. TVG-VDD为从VDD上升沿到LOG|C上升沿的时间7.VDD和ⅥLOGC必须是单调边沿7.5系统结构图CLKINCLKOUTacknowledgSCL FROMMASTER8clock pulse forSTARTacknowledgementconditionAcknowledge on the ic bus通信开始标志(S)发出后,主设备会传送一个7位的Save地址,并且后面跟着一个第8位,称为Read/ Write位。R^W位表小主改备是在接受从改备的数据还是在向其写数据。然后,主设备释放SDA线,等待从设各的应答信号(ACK)。每个字节的传输都要跟随有一个应答位。应答产生时,从设备将SDA线拉低并且在SCL为晑电平时保持低。数据传输总是以停止标志(P)结束,然后释放通信线路。然而,主设备也可以产生重复的开始信号去操作另一台从设备,而不发出结束标志。综上可知,所有的SDA信号变化都要在SCL时钟为低电平时进行,除了廾始和结束标志。SDA91-7891-7START ADDRESS RN ACKDATAACKDATAACK STOPconditionComplete IC Data Transfer如果要写MPU-60X0寄存器,主设备除了发出开始标志(S)和地址位,还要加一个R∧W位,0为写,1为读。在第9个时钟周期(高电平时),MPU-60X0产生应答信号。然后主设备开始传送奇行器地址(RA),接到应答后,开始传送寄存器数据,然后仍然要有应答信号,依次类推。单字节写入时序Master S AD+WRADATASlaveACKACKACK连续写入时序
    2020-12-05下载
    积分:1
  • matlab音乐均衡器
    利用matlab gui实现音频信号处理,实现多功能音乐播放器和MV播放,利用滤波实现均衡器功能,实现波形绘制,包含完整工程和素材
    2020-11-27下载
    积分:1
  • Opencv3.0 鱼眼相机标定(fisheye)
    参照opencv及网上资料基于opencv3.0编写,标定结果与matlab2015一致,欢迎交流!
    2020-11-29下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载