登录
首页 » Others » 高速公路交通流三维仿真平台技术研究相关源代码

高速公路交通流三维仿真平台技术研究相关源代码

于 2020-11-29 发布
0 405
下载积分: 1 下载次数: 2

代码说明:

智能交通系统(ITS)已经是一个非常活跃的研究领域,是一项涉及众多组织协调合作,共同研究、开发、实施、调控的大系统。现代系统仿真技术为智能交通系统的发展提供了更多的先进技术和分析手段。 系统仿真,是以控制论、相似原理和计算机技术为基础,借助系统模型对系统或未来系统进行实验研究的一门综合性新兴技术。利用系统仿真技术,研究系统的运行状态及其随时间变化的过程,并通过对仿真运行过程的观察和统计,得到被仿真系统的仿真输出参数和基本特性,以此来估计和推断现有系统或未来系统的真实参数和真实性能,这个过程称为系统仿真过程。而交通流理论既要考虑总体流动特性的宏观模型,也要考虑单一车辆行为的微观模型,是一门运用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 振动信号数据采集
    基于labview的 振动信号数据采集,希望对大家有所帮助
    2020-12-04下载
    积分:1
  • matlab的mmap
    m_map MATLAB 地图工具包,希望对大家有用
    2020-12-04下载
    积分:1
  • 数学建模动态规划matlab与例精讲
    这是我找了蛮久的 看完之后 你会对动态性规划有了比较深入的了解 也很适合初学者看 里面还结合了大量的例题与matlab的编程 所以说 如果你需要的话 你可以直接用里面的程序 然后直接改代码就可以啦!
    2020-12-02下载
    积分:1
  • 关于MTSP的几篇论文
    基于混合算法的均衡路程MTSP研究,求解TSP和MTSP的混合遗传算法,任务均分的多旅行商问题,使用遗传算法解决MTSP问题的一种新的染色体设计
    2020-12-09下载
    积分:1
  • 集装箱优化算法设计
    集装箱优化算法设计文档 利用集装箱运输货物的方式是一种方便又灵活的运输措施。现在已被众多的货主所采用,他可以在最大限度上减少运输过程中造成的货损。集装箱船配载方案的优劣直接关系到船舶和货物的安全,在众多的可行性配载方案中,寻求一种相对最优的配载方案一直是配载人员追求的目标。集装箱优化设计的要求是在给定集装箱的尺寸后,在该空间内放入长方形,正方形,实现这三种形状货物的最大限度的摆放,从而使集装箱的剩余空间最小。这种开发主要运用在一些为装运和运输计算最优化的装载,计算最大限度的装载空间,从而节省时间和在运输上的费用以致节省成本。本设计是一个简单的模拟测试软件,通过编写来分析计算各种形状的
    2020-11-28下载
    积分:1
  • 基于Zigzag变换的数字图像置乱算法的研究
    图像的隐藏与伪装技术是图像安全方面一个非常重要的研究领域。其中常用的图像置乱算法实现较为复杂,基于Zig-zag变换的思想提出了一种新的数字图像置乱算法,并构造了两个具体的置乱变换方法。通过算法的仿真实验和结果分析表明该算法具有较好的置乱效果及较大的周期,并具有一定的抗攻击能力,从图像信息安全性及算法的时间复杂度方面分析,该算法优于Arnold等变换,将该类算法用于图像加密有一定的应用价值。
    2020-12-02下载
    积分:1
  • fastFWI-master.zip
    【实例简介】matlab版的地球物理全波形反演FWI,适合初学者下载了解基本原理和算法,亲测可以运行和测试,大家可以下载试试。
    2021-11-30 00:35:06下载
    积分:1
  • 小波神经网络预测模型代码
    代码绝对完整,毫无任何恶意修改,拿来直接用。可对其进行修改。绝对诚信~交通流量预测。
    2020-06-24下载
    积分:1
  • 中国地面国际交换站气候资料日值数据集-风向风速
    "中国地面国际交换站气候资料日值数据集(V3.0)"包含了中国194个站点1951年1月以来本站气压、气温、降水量、蒸发量、相对湿度、风向风速、日照时数和0cm地温要素的日值数据。数据量为1.89GB。
    2020-11-28下载
    积分:1
  • cpu设计实例-verilog
    cpu设计实例-verilog,通过这个文档 你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位什么是CPU?CPU即中央处理单元的英文缩写,它是计算机的核心部计算机进行信息处理可分为两个步骤1)将数据和程序(即指令序列)输入到计算机的存储器中2)从第一条指令的地址起开始执行该程序,得到所需结果,结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列,使其有条不紊地进行。因此它必须具有以下基本功能a)取指令:当程序已在存储器中时,首先根据程序入口地址取出一条程序,为此要发出指令地址及控制信号b)分析指令:即指令译码。是对当前取得的指令进行分析,指出它要求什么操作,并产生相应的操作控制命令c)执行指令:根据分析指令时产生的操作命令形成相应的操作控制信号序列,通过运算器,存储器及输入/输出设备的执行,实现每条指令的功能,其中包括对运算结果的处理以及下条指令地址的形成将其功能进一步细化,可概括如下1)能对指令进行译码并执行规定的动作;2)可以进行算术和逻辑运算;3)能与存储器,外设交换数据4)提供整个系统所需要的控制尽管各种CPU的性能指标和结构细节各同出功能分析,可知任何一种内目部结构至少应包含下面这些部件:1)算术逻辑运算部件(ALU)2)累加器;3)程序计数器;4)指令寄存器,译码器;5)时序和控制部件RISC即精筲指令集计算机( Reduced instruction seComputer)的缩写。它是一种八十年代才出现的CPU,与一般的CPU相比不仅只是筒化了指令系统,而且是通过筒化指令系统使计算机的结构更加筒单合理,从而提高了运算速度。从实现的途径看, RISC-CPU与一般的CPU的不同处在于:它的时序控制信号形成部件是用硬布线逻辑实现的而不是采用微程序控制的方式。所谓硬布线逻辑也就是用触发器和逻辑门直接连线所构成的状态机和组合逻辑,故产生控制序列的速度比用微程序控制方式快得多,因为这样做省去了读取微指令的时间RISC_CPU也包括上述这些部件,下面就详细介绍一个筒化的用于教学目的的 RISC-CPU的可综合 Veriloghdl模型的设计和伤真过程RISC CPU结构RISC_CPI是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。可把它分成八个基本部件:1)时钟发生器2)指令寄存器3)累加器4) RISC CPU算术逻辑运算单元5)数据控制器6)状态控制罨D7)程序计数器8)地址多路器中各部件的相互连接关系1时钟发生器时钟发生器时钟发生器利用外来时钟信号米生成一系列时钟信号送往的其他部件。其中是外来时钟的八分频信号。利用的上升沿来触发控制器开始执行一条指令,同时信号还将控制地址多路器输出指令地址和数据地址。信号用作指令寄存器、累加器、状态控制器的时钟信号则用于触发算术逻辑运算单元。时钟发生器c1kgen的波形
    2020-11-30下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载