四次软件测试实验报告

用FPGA实现FFT，强大的VHDL源程序（附详细过程及原理说明）

用ADC连续采集11路模拟信号，并由DMA传输到内存。ADC配置为扫描并且连续转换模式，ADC的时钟配置为12MHZ。在每次转换结束后，由DMA循环将转换的数据传输到内存中。ADC可以连续采集N次求平均值。最后通过串口传输出最后转换的结果。

【实例简介】U盘电路图:收集了8种U盘原理图，包括OTI 6808系列、AU9384(5)方案U盘电路图、icreate5062原理图、pp2201方案U盘电路图、安国AU9380方案U盘电路图、安国AU9384主控U盘电路图、SD卡U盘电路图 等

LDPC编码Verilog代码 LDPC编码Verilog代码

【实例简介】STM32通过WIFI连接获取网络时间,采用淘宝现成的串口WIFI模块来编程。

【实例简介】MFC单文档的框架界面，含源代码，可任意修改和扩展。实现了框架的Demo，右下角带有弹出菜单：还原、前端显示、退出等。工具栏也有修改

火狐浏览器Firefox 49.0 渗透插件集成版（2018版），集成最新渗透插件

数据很全，IEEE的测试系统数据，包括数据、文档、接线图

基于DCT的图像压缩编码算法的MATLAB实现

本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言，经过modelsim、quartus II的仿真和下载验证，实现其编码和解码的功能。该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载，最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。资源包中附有