基于FPGA的8b10b编解码verilog实现

包含了图论各章习题答案以及杨春老师和张晓军老师上课的课件，对于刚接触图论的同学是一个很不错的学习资料

使用matlab 开发的分类工具箱，包含svm,plsda ，knn，simca ,lda等，可以直接使用，方便简洁。源代码完整，不容错过。

本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言，经过modelsim、quartus II的仿真和下载验证，实现其编码和解码的功能。该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。采用Verilog HDL 描述、modelsim 10.2a 进行功能仿真、Quartus II 13.1 进行FPGA逻辑综合和适配下载，最后在Alter 公司的Cyclone IV E 的芯片EP4CE6F17C8 上实现并完成测试。资源包中附有

AuroraDataRecovery　可恢复分区丢失，分区打不开，误删除 误格式化等多种情况的数据 ，多种恢复方式针对不同的情况采用最合适的恢复方案，另外针对磁盘打不开提示未格式化或者目录或目录损坏且无法读取等状况也可以用RAW恢复。

WaSP.Engineering.wasp组件

QT下线程实时抓包并libnet发送数据包，Libcpap，做了解析和IP地址解析，SQLITE数据库存储获取的数据包,

adams-car 经典教程 全都是pdf文档 比较实用包括不限于 前悬架、后悬架、转向、车身等

简易异步FIFO代码及testbench，满足基本FIFO要求，简单实用

本资源给出了bch码的编译码的c语言代码，可以通用

转子动力学分析相关的计算代码，附带学习教程，有软件，例子，值得学习。