protues模拟红外发射接收

文件包含vmware workstation15源安装程序与激活秘钥文件

本系统主要由 BUCK 降压模块、BOOST 升压模块、测控模块、辅助电源模块组成。其中BUCK 降压模块和BOOST 升压模块的驱动选用具有波形互补的可编程芯片IR2104、电流采样选用TI 公司专用高边电流采样芯片INA282；测控模块采用低功耗单片机STM32 对输出电压、输出电流实现闭环PI 控制。系统可以实现：在充电模式下，充电电流在 1～2A范围内步进可调且步进值为 0.05A，电流控制精度 1.30%左右；充电电流变换率为 0.87%；充电效率可达到 97.11%，具有测量、显示充电电流以及过充保护功能。在放电模式下，放电效率可达到96.54%且电压能保持在 30V目录第一章绪论1.1课题背景·*······*···*·····*···‘1.2双向DC-D变换器的研究意义1121.3国内外研究和应用现状1.4论文主要的研究内容.第二章双向DG-DG变换器拓扑结构的硏究.34662.1双向DC-DG变换器的基本原理与类型2.2双向DC-DG变换器的电路拓扑2.3双向DCDC变换器方案的设计10第三章双向DC-DC变换器硬件电路分析及参数设计.3.1双向DG-DG变换器的硬件电路分析.…123.2BUCK-B00sT电路器件的选择及参数设计3.3电流采样电路分析及参数设计173.4 MOSFET管驱动电路设计183.5辅助电源设计.19第四章双向DG-DG变换器的软件设计4.1软件设计方法214.2主函数程序设计4.3按键模式的识别.224.4恒流恒压模式的设计……第五章双向DG-DG变换器调试、实验结果与分析255.1测试仪器∴255.2测试方法255.3测试实验数据5.4测试结果分析…27第六章总结与展望6.1总结286.2展望.28[参考文献]附录(一):项目课题获奖情况及总体实物图….31附录1.1项目课题获奖情况31附录1.2双向D-DC变换器的总体实物图,34附录(二)程序清单…..35第一章绪论1.1课题背景航天器由若下分系统组成,分为有效载荷和航天器平台两大类。有效载荷主要是直接执行特殊的航天任务,而航天器平台主要由航天器结构和服务与支持系统构成。服务与支持系统主要包括电源裝置、姿态控制裝置、轨道控制装置、无线电测控装置、数据保管等等。因此,电源分系统是极其重要的,它是航大器所有能源供给装置。若电源部分工作不止常,则整体就将失去作用,变为毫无用处,电源重量占航天器重量的15%~25%。分为化学电源、太阳电池电源和核电源三类。日前世界上90%以上的航天器都采用太阳能电池阵构成的光伏电源发电系统。主功率供电回路的额定电压(母线电压)三个等级:(1)低压—28V,适用功率等级:1200W(2)中压——42或50V,适用功率等级:200水平(3)高压—100V或以上,适用功率等级:4000V水平。载人飞船氿道运行高度为300~400Km,轨道周期约为9lmin,其中轨道最长,阴影吋间37min,最短光照时间54min。飞船屯源分系统组成部分如表1所表1飞船电源分系统组成电源名称电源类型配置舱段用途备注太阳电池阵-镉镍待发段、发射段、自主主电源推进舱蓄电池系统运行段向整船供电有留轨仁务需要时,飞留轨电源太阳电池镉都轨道舱留轨使用期间船配置留轨电源,否电池系统不配置返回/着陆返回、着陆、等待期旧锌银蓄电池组返回舱电源供电补充峰值功率、应急飞应急电源锌银蓄电池组推进舱行供电目前,我国的航天电源部分调节器主要依赖于从欧洲等国家进口,需要耗费巨资,对我国载人航天的航天器产生极其不利的影响。因此,具有自主知识产权的电源部分调节器的研制,具有很重要的意义和深远的影响1.2双向DDG变换器的研究意义在传统的太阳能电池阵构成的光伏电源发电系统,传统的蓄电池充、放电模块很难保证太阳能阵在太阳光线充足时产生多余的能量不会导致航天器的过热以及储能装置蓄电池组的过允电,而且功率密度点较大,成木高,系统结构相对复杂。太阳能光伏电源发电系统是将太阳能转换成电能的发电系统,它的主要部件是由太阳能电池组、太阳能控制器、储能装置蓄电池(组)和太阳跟踪控制系统组成。其特点是高可靠性、寿命长以及对环境不产生污染、能独立进行发电且并网运行,受到世界各国电网公司的喜欢,发展前景十分广阔。太阳电池的发电功率通过“分流调节”全部变换为母线功率,一部分直接给负毂供电,另一部分则通过“充电调节”变换为充电功率为储能装置蓄电池组充电;蓄电池组功率通过“放电调节”变换为母线功率。对太阳电池发电功率的使用优先级依次为供电、充电、分流。充电功率可以视作母线的可调负载。太阳能电池光伏电源发电系统工作原理如图1所示。正丹线充电控制放电调节负载太阳能电池太阳能电池分流控制蓄电池组充电阼供电阵负母线图1光伏电源发电系统工作原理双向DC-DC转换器是连接正负母线电压与储能系统(如储能装置蓄电池组)的关键,所以使转换器的效率变髙极其重要。本文提出了一种降低功耗,提高整机效率的方案,使得对双问DCDC转换器的探讨变得更加具有意义。1.3国内外研究和应用现状20世纪后期,太阳能电池阵-储能装置蓄电池组构成的光伏电源发电系统的休积和重量庞大,著名外国学者提出了一种基于BCK/B0OST双向DCDC直流转换器来代替原有光伏电源发电系统的允电、放电模块,从而实现电压的稳定20世纪90年代,中国工程院院士陈清泉教授将基于BUCK/ BOOST双向DC-DC变换器在电动车领域使用,同年,外国专家研制了用大功率的水冷式DC-DC变换器即基于BUCK/ BOOST双向DC-DC直流转换器来驱动电动车,由于基于BUCK/BO0ST双向DC-DC变换器的输入输出电压的忙负极相反,不适合在电动车上应用,因此,他提出了一种基于BUCK-BO0ST级联型的双向DC-DC变换器,变换器的电源输入端与电压输出端的负端共用。经过4年时间,美国著名大学-弗吉尼亚大学教授李泽元开始研究在燃料电池上双向DC-DC变换器的配套应用。由此可见,用于载人航天的航天器电源和电动车辆的技术更新对双向DC-DC变换器的发展具有巨大的推动作用,随着开关直流变换器技术即脉宽调制技术的实现,给双向DCDC变换器的发展带来了曙光。1994年,有一位著名的澳大利亚学者发表论文,总结出几种非隔离型双向DC-DC变换器拓扑结构,主要是在CM0S开关管上反向并联具有快速、低功耗的二极管,且在二极管上反并联CMOS开关管,从而构成非隔离方式的双向DC-DC变换器种类有:BUCK-B0OST变换器、BUCK/B0OST变换器、CUK变换器和SEPI-ZETA变换器2004年,由我国学者张方华博士对推挽正激移相式、级联式、正反激组合式双向DC-DC直流变换器做了深入的研究。提出∫很多新型的应川电路,研究∫其控制模型,采用PI补偿环节的单电压闭环实现了系统闭环稳定。双向DC-DC变换器的硏究是近年来开关电源技术研宄的一个热门话题。2006年梁永春博士探讨了由反激式并联输入、串联输出构成的反激逆变器,提出了种同步整流的控制方案,极大地简化了髙频链逆变器的控制,使得整流二极管的导通损耗大幅度降低,整个电源系统的效率提高到85.8%。1.4论文主要的研究内容要求:设计一种双向DC-DC变换器,实现电池组的充电、放电功能。系统结构如图2所示,电池组由5节18650型、容量2000~3000mAh的锂离子电池串联组成。所用电阻阻值误差的绝对值不大于5%辅助电源测控电路3BS1 Rs-5Q2电双向DCDC池变换电路组RL=302直流稳压电源图2电池储能装置结构框图1.基本要求接通S、S3,断开S2,将装詈设定为充电模式(1)U2=30V条件下,实现对电池恒流充电。保障充电时电流l在1~2A范围内能够步进可调,步进值应≤0.1A,电流的控制精度≥5%。(2)设定1=2A,调整直流稳压屯源输出电压,使U2在2436V范围内变化时,要求充电电流I的变化率不大于1%(3)设定l1=2A,在U2=30V条件下,变换器的效率n1≥90%(4)测量并显示充电电流,在I-1~2A范围内测量精度不低于2(5)具有过充保护功能:设定l1=2A,当U1超过阈值U=24±0.5V时,停止充电。2.发挥部分(1)断开S1、接通S2,将装置设定为放电模式,保持U2=30±0.5V,此时变换器效率n2≥95%(2)接通S1、S2’断开S3’调整直流稳压电源输出电压,使直流电源电4压U在32~38V范围内变化时,双向DC-DC变换器能够自动切换工作模式即可自动切换充放电模式并保持输出电压U2=30±0.5V。(3)在满足要求的前提下简化结构、减轻重量,使双向DC-DC变换器、测控电烙与辅助电澒三部分的总重量不大于500g。(4)其他第二章双向Dc-D变换器拓扑结构的研究2.1双向DCDc变换器的基本原理与类型2.1.1双向DC-DG变换器的基本原理双向DC-DC变换器是把育流电压转换成另一个数值的电压,它是由软件控制导通的CW0S开关管、储能电感、续流二极管、具有滤波作用的电容、负毂等构成的,通过具有滤波功能的负载电路和直流电压时而使开关管时而接通或者时而关断,仗得另一端即负载上得到另一个直流电压2.1.2D0DG变换器的类型目前,国内外将双向DCDC变换器的拓扑结构主要划分为非隔离式和隔离式两大类。非隔离型拓扑的主要有:BUCK降压式、 BOOST升压式、BUCK- BOOST升降压型等拓扑。非隔离型拓扑如图3所示。隔离型拓扑的主要有:止激、反激、推挽、半桥、全桥型变换器(1)隔离型变换DYYYCD(a)BUCK变换器拓扑(b) BOOST变换器拓扑DL(c)BUCK- BOOST变换器拓扑图3非隔离型变换器拓扑以最基木的BUCK降压式变换器和BO0ST升压式变换器为例,介绍其工作原理。BUCK降压式变换器:当CMOS开关管Q接通时,电源Vin通过电感L给电容C充电;当开关管断开时,电感L通过快速、低功耗二极管D续流,电压逐渐降低。此时,电容上的电流由正逐渐降为零,最后变成负向,进而使开关管又一次导通,使得电感上电流增加。其储能电感L上电流波形如下图4所示tImar1-min(a)BUCK电感电流连续时波形(b)BUCK电感电流断续时波形图4BUCK电感电流波形BO0ST升压式变换器:当开关管Q导通吋,电源向电感L储能,电感L电流增加,负载由电容C供电;当开关管Q关断时,电感电流减小,电感电势与输入电压叠加,迫使二极管D导通,一起向负载供电,并同时向电容C充电。其电感电流波形如图5所小7

基于小波包熵和模糊C均值的轴承故障诊断MATLAB程序，代码中有注释，只要有MATLAB基础，理解起来比较简单。提供了一整套的故障诊断流程，先用小波包熵进行特征提取，再用FCM进行故障诊断。

设计一个利用哈夫曼算法的编码和译码系统，重复地显示并处理“要求”中项目，直到选择退出为止。要求：（1）将权值数据存放在数据文件(文件名为data.txt，位于执行程序的当前目录中) （2）分别采用动态和静态存储结构（3）从键盘输入字符集大小n、n个字符和n个权值，建立哈夫曼树；（4）利用建好的哈夫曼树生成哈夫曼编码；（5）输出编码； 用户可以执行的的功能有： (1)---选择读取某个源文件由系统解析建立哈夫曼树 (2)---手动输入字符集及其权值信息建立哈夫曼树 (3)---打印字符集的哈夫曼编码到屏幕 (4)---选择某个文本文件进行编码 (5)---选择某个代码

绝对详细的最新电子地图，连规划建设的道路都包括在内

在网上看到很多网页音乐播放器，做得都很精致漂亮，却看不到它们的代码。我在大学毕业时做的毕业设计——在线音乐网站实现，搜集了很多网页音乐播放器的资料，加上现在的整理，自己做了一个网页音乐播放器。 相关的说明在压缩包的【readme】文件中，希望给予正在开发网页音乐播放器的人员一个参考。

C#URController V1.7外国六自由度机器人上位机,一个完整的C#控制机械手，工控项目，很值得下载，绝对值

PCI 3.0 规范,英文原版。PCI Local Bus Specification Revision 3.0PCI LOCAL BUS SPECIFICATION, REV.3.0ContentsPREFACESPECIFICATION.……13INCORPORATION OF ENGINEERING CHANGE NOTICES (ECNS)1查音音鲁垂音音13DOCUMENT CONVENTIONS.………14l. INTRODUCTION…151.1. SPECIFICATION CONTENTS······151.2. MOTIVATION……151.3. PCI LOCAL BUS APPLICATIONS1. 4. PCI LOCAL BUS OVERVIEW171.5. PCI LOCAL BUS FEATURES AND BENEFITS……181. 6. ADMINISTRATION…………………202. SIGNAL DEFINITION m...mn.. 212.1 SIGNAL TYPE DEFINITION222.2. PIN FUNCTIONAL GROUPS..…………222.2.1. System Pins……,…,…,,…,…232.2.2. Address and data pins242.2.3. Interface Control Pins........................252.2.4. Arbitration Pins(Bus Masters Only)272.2.5. Error Reporting Pins....垂看d。普音看鲁D指音着音,。音音自。音音音。音自垂272.2.6. Interrupt Pins( Optional)……282.2.7. Additional signals312.2.8.64- Bit bus extension pins( Optiona)…,,……………………………332.2.9. TAG/Boundary scan Pins(Optional).......342. 10. System Management Bus Interface Pins(Optional)352. 3. SIDEBAND SIGNALS362. 4. CENTRAL RESOURCE FUNCTIONS.····:·····.·············363. BUS OPERATION373.1 BUS COMMANDS373.1. Command definition373. 1.2. Command Usage rules393.2. PCI PROTOCOL FUNDAMENTALS423.2.1. Basic Transfer Control····:············.················433.2.2. Addressing.............143.2.3. Byle lane and Byte enable usage……563.2.4. Bus Driving and Turnaround非音垂垂·非573.2.5. Transaction Ordering and posting….583. 2.6. Combining Merging, and Collapsing。。音垂。音62PCI LOCAL BUS SPECIFICATION, REV.3.03.3. BUS TRANSACTIONS……643.3.1. Read transaction……………653.3.2. Write transaction3.3.3. Transaction termination.………….673.4. ARBItRAtION音垂3.4.1. Arbitration Signaling protoco1..…………………893.4.2. Fast Back-to-Back Transactions. .........................................................93.4.3. Arbitration Parking………………………………………93.5 LATENCY953.5.1. Target Latency…….953.5.2. Master Data latency……….….…….,….….…..……..….,983.5.3. Memory Write Maximum Completion Time limit3.5.4. Arbitration Latency3.6. OTHER BUS OPERATIONS……·。垂,音着垂。着音D。。着。D音着音垂。音着D音非非音垂音非·非1103.6.1. Device selection…....…,103.6.2. Special cycle...........3.6.3. IDSEL Stepping…………,,…,…,,…,,…,,,,,………,…1133.6.4. Interrupt acknowledg3.7. ERROR FUNCTIONS春音·。音垂1153.7.. Parity ger1153.7.2. Parity Checking...........………,163.7.3. Address parity errors…...…,…163.7.4.Error Reporting…17173.7.5. Delayed Transactions and Data Parity Errors.......... 203.7.6. Error Recovery.............,213. 8. 64-BIT BUS EXTENSION1233.8.1. Determining bus Width during System initialization.…….…,1263.9.64- BIT ADDRESSING…..…………………………………………1273.10SPECIAL DESIGN CONSIDERATIONS.1304. ELECTRICAL SPECIFICATION.. m.m.9.1374.1. OVERVIEW…1374.1.1. Transition Road Map……1374.1.2. Dynamic vs Static Drive specificalion…1384.2. COMPONENT SPECIFICATION.……,………………,1…………………1394.2.1. 5V Signaling environment1404.2.2. 33V Signaling environment鲁鲁·垂垂1464.2.3. Timing specification1504.2.4.1determinate Inputs and metastable作,…………1554.2.5. Vendor provided specification..,..…,.…………….………17564.2.6. Pinout recommendation157PCI LOCAL BUS SPECIFICATION. REV.3.04.3. SYSTEM BOARD SPECIFICATION.………1584.3.1. Clock skew,…………………1584.3.2.R··1584.3.3. Pull-ups:····.················:·····…1614.3.4Power1634.3.5. System Timing Budget. ...........1644.3.6. Physical requirements............………674.3.7. Connector Pin assignments……/6844. ADD-IN CARD SPECIFICATION1714.4.1.Add- in Card Pin Assignment..,.,.,………………,1714.4.2. Power Requirements….,.,.,.,.,.,.,,.….,764.4.3. Physical requirements.........1785. MECHANICAL SPECIFICATION1815.1. OVERVIEW1812. ADD-IN CARD PHYSICAL DIMENSIONS AND TOLERANCES...........1825.3. CONNECTOR PHYSICAL DESCRIPTION…………………1954. CONNECTOR PHYSICAL REQUIREMENTS. ...............................2055. CONNECTOR PERFORMANCE SPECIFICATION……………,…2066. SYSTEM BOARD IMPLEMENTATION……………2076. CONFIGURATION SPACEb●看●鲁D鲁0e●2136. 1. CONFIGURATION SPACE ORGANIZATION音垂垂D·垂看垂…2136.2. CONFIGURATION SPACE FUNCTIONS .......................2166.2.1. Device ldentification鲁垂垂2166.2.2. Device Control鲁着鲁D垂2176.2.3. Device status2196. 2.4. Miscellaneous registers·······:········:···:·:··:·:······:··············4······:····2216.2.5. Base addresses……………………….22463. PCI EXPANSION ROMS2286.4. VITAL PRODUCT DATA.2296.5. DEVICE DRIVERS2296.6. SYSTEM RESET.…………………………2306.7. CAPABILITIES LIST2308. MESSAGE SIGNALED INTERRUPTS ...................................................................2316.8.1. MSI Capability Structure..............2326.8.2. MSl-X Capability and Table structures……………….……..2386.8.3. MSI and Msi-X Operation2467. 66 MHZ PCI SPECIFICATION2557. 1. INTRODUCTION2557.2. SCOPE7. 3. DEVICE IMPI TION CONSIDERATIONS7.3.1. Configuration space.......2557. 4. AGENT ARCHITECTURE256PCI LOCAL BUS SPECIFICATION, REV.3.07.5. PROTOCOL.……2567.5.1.66 MHZ ENABLE(M66EN) Pin definition.…………,………,,2567.52Latency..-..-.-2577.6. ELECTRICAL SPECIFICATION……………2577.6.. Overview·.·······.··2577.6.2. Transition roadmap to 66 MHz PCI··········.2577.6.3. Signaling Environment.......... 2587.6.4. Timing specification.……2597.6.5. Vendor provided specification. 26.57.6.6. Recommendations·.·························:············:······:········.:··········2657.7. SYSTEM BOARD SPECIFICATION.………,…,……………2667.7.1. Clock Uncertainty ......2667.7.2. Reset2677.7.3. Pullups..2677.7.4. Power..······.·.·::·····布鲁····音D鲁番。是。音垂看····非D∴2677.7.5. System Timing Budget7.7.6. Physical requirements2687.7.7. Connector Pin assi! nments…..,.,.,..,.,.,..,.,.,2697.8. ADD-IN CARD SPECIFICATIONS春音·。音垂2698. SYSTEM SUPPORT FOR SMBUSn2718. 1. SMBUS SYSTEM REQUIREMENTS2718.1.1. Power………278. 2. Physical and Logical sMBi27l8.1.3. Bus connectivit2728.1.4. Master and slave support....….….…..…..…..,2738.1.5. Addressing and Configuration2738.1.6.Ele2748.1.7. SMBus behavior on Pcl reset.........................2748.2.ADD- IN CARD SMBUS REQUIREMENTS…………2758.2.7Connection2758.2.2. Master and Slave Support...,.…..…….…,...….,2758.2.3. Addressing and Configuration……,…,…,……,…,…,…,….….…..….,2758. 2. 4. Power2758. 2.5. Electrical.········.····························275A. SPECIAL CYCLE MESSAGES●鲁●e鲁277A 1. MESSAGE ENCODINGS277A,2. USE OF SPECIFIC ENCODINGS ................................................277B. STATE MACHINES279B. 1. TARGET LOCK MACHINE·;.···.:..···:...···:··.·:····281B.2. MASTER SEQUENCER MACHINE283B 3. MASTER6PCI LOCAL BUS SPECIFICATION. REV.3.0C. OPERATING RULES289C 1. WHEN SIGNALS ARE STABLE..·····.:·.·.::···:·;289C.2. MASTER SIGNALS…音·。·看290C.3. TARGET SIGNALS…291C.4. DATA PHASES…292C.5. ARBITRATION.……………………………………292C.6. LATeNCY······:“·······293C.7. DEVICE SELECTION……………,……………………………293C 8. PARITY垂垂垂D·垂294D. CLASS CODESD 1. BASE CLASS OOH...w.w...296D 2. BASE CLASS OlH296D. 3. BASE CLASS O2H··297D 4. BASE CLASS O3H297D.5. BASE CLASS04H.………………………298D. 6. BASE CLASS OSH298D.7. BASE CLASS06H...………….…………………299D 8. BASE CLASS OZH,300D 9. BASE CLASS OSH.301D.10. BASE CLASS C9H.……………………………………………….301D.11. BASE CLASS OAH.…………………302D 12. BASE CLASS OBH302D. 13. BASE CLASS OCH303D.14. BASE CLASS ODH….…304D. 15. BASE CLASS OEH304D. 16. BASE CLASS OFH·····.····;····:·;:·······304D.17. BASE CLASS JOH.……………………………………………1305D, 18. BASE CLASS 11H305E. SYSTEM TRANSACTION ORDERINGE.I. PRODUCER- CONSUMER ORDERING MODEL308E. 2. SUMMARY OF PCI ORDERING REQUIREMENTS310E.3. ORDERING OF REQUESTS........................................311E.4. ORDERING OF DELAYED TRANSACTIONS…………312E.5. DELAYED TRANSACTIONS AND LOCK#.317E.6. ERROR CONDⅠ TIONS……318. EXCLUSIVE ACCESSES..m.msn0..319F.1. EXCLUSIVE ACCESSES ON PCIF 2. STARTING AN EXCLUSIVE ACCESS321F.3. CONTINUING AN EXCLUSIVE ACCESS323F 4. ACCESSING A LOCKED AGENT324F 5. COMPLETING AN EXCLUSIVE ACCESS325F. 6. COMPLETE BUS LOCK ......................................................................325IO SPACE ADDRESS DECODING FOR LEGACY DEVICES..9.... 327PCI LOCAL BUS SPECIFICATION, REV.3.0CAPABILITY IDS。,0329I. VITAL PRODUCT DATA331VPD FORMAT3I.2COMPATIBILITY……………………………334L.3. VPD DEFINITIONS3341.3.1. VPD Large and small resource Data Tags......·D垂看3341.3.2. VPD Example…3378PCI LOCAL BUS SPECIFICATION. REV.3.0FiquresFIGURE -I: PCI LOCAL BUS APPLICATIONS春DFIGURE 1-2: PCI SYSTEM BLOCK DIAGRAM17FIGURE2-1: PCI PIN LIST.…………..…………21figure 3-1: ADDRESS PHASE FORMATS OF CONFIGURATION TRANSACTIONS...... 48Figure 3-2: LAYOUT OF CONFIG ADDRESS REGISTER, ..............................................50Figure 3-3: HOST BRIDGE TRANSLATION FOR TYPE O CONFIGURATION TRANSACTIONSADDRESS PHASE51FIGURE3-4: CONFIGURATION READ…………156FIGURE3-5: BASIC READ OPERATION………………………65FIGURE 3-6: BASIC WRITE OPERATION66FIGure 3-7: MASTER INITIATED TERMINATION........................ 68FIGURE3-8: MASTER- ABORT TERMINATION…………69Figure 3-9: RETRY. ..........................................................................................................73FiGure 3-10: DISCONNECT WITH DATA. ........................74FiGure 3-11: MASTER COMPLETION TERMINATION:·:····:··.·4····.···…75FiGURE 3-12: DISCONNECT-1 WITHOUT DATA TERMINATION·····76Figure 3-13: DISCONNECT-2 WITHOUT DATA TERMINATION76FiGure 3-14: TARGET-ABORT…177figure 3-15: BASIC ARBITRATIONFIGuRE 3-16: ARBITRATION FOR BACK-TO-BACK ACCESS…94FiGurE 3-17: DEVSEL# AsSERTION·····:···.·:··110Figure 3-1 8: IDSEL STEPPING114FiGure 3-19: INTERRUPT ACKNOWLEDGE CYCLE. ...................................................114FIGURE3-20: PARITY OPERATION………116FIGuRE 3-21: 64-BIT READ REQUEST WITH 64-BIT TRANSFER125FIGURE 3-22: 64-BIT WRITE REQUEST WITH 32-BIT TRANSFER..........126FIGURE 3-23 64-BIT DUAL ADDRESS READ CYCLE129FIGURE 4-1: ADD-IN CARD CONNECTORS...........................138FIGURE4-2:V/ICURⅤ ES FOR5 V SIGNALING.…………………143FIGURE 4-3: MAXIMUM AC WAVEFORMS FOR 5V SiGnaling145FIGURE 4-4: V/I CURVES FOR 3.3V SIGNALING148FIGURE4-5:MAⅹ IMUM AC WAⅤ EFORMS FOR3.3ⅴ SIGNALING………150FIGURE 4-6: CLOCK WAVEFORMS151FIGURE 4-7: OUTPUT TIMING MEASUREMENT CONDITIONS.··4·:······.·154FIGURE4-8: INPUT TIMING MEASUREMENT CONDITIONS…………154FIGURE 4-9: SUGGESTED PINOUT FOR POFP PCI COMPONENT···“···:.···.····:·········157FIGURE4-10: CLOCK SKEW DIAGRAM………158FIGURE 4-1: RESET TIMING16lFIGURE4-12: MEASUREMENT OF TPROP,3.3 VOLT SIGNALING……………166FIGURE 5-1: PCI RAW ADD-IN CARD(3.3V, 32-BIT).183FIGURE 5-2: PCI RAW VARIABLE HEIGHT SHORT ADD-IN CARD(3.3V, 32-BIT)..........184FIGURE 5-3: PCI RAW VARIABLE HEIGHT SHORT ADD-IN CARD(3.3V, 64-BIT)....185FIGURE 5-4: PCI RAW LOW PROFILE ADD-IN CARD(3.3V, 32-BIT)..........186PCI LOCAL BUS SPECIFICATION, REV.3.0FIGURE5-5: PCI ADD-Ⅰ N CARD EDGE CONNECTOR BEⅤEL……187FIGURE56: PCI ADD-IN CARD ASSEMBLY(3.3V)……………………………88FIGURE 5-7: LOW PROFILE PCI ADD-IN CARD ASSEMBLY 3.3V)189FIGURE 5-8: PCI STANDARD BRACKET………190FIGuRE 5-9: PCI LOW PROFILE BRACKET191FIGURE 5-10: PCI STANDARD RETAINER···192FIGURE5-11: IO WINDOW HEIGHT∴………………193FIGURE 5-12: ADD-IN CARD INSTALLATION WITH LARGE IO CONNECTOR.......194FIGURE 5-13: 32-BIT CONNECTOR196FIGURE 5-14: 3.3V/32-BIT CONNECTOR LAYOUT RECOMMENDATION. ........................197FIGURE5-15:3.3V/64-BIT CONNECTOR198FIGURE 5-16: 3.3V/64-BIT CONNECTOR LAYOUT RECOMMENDATION 199FIGURE 5-17: 3.3V/32-BIT ADD-IN CARD EDGE CONNECTOR DIMENSIONS ANDTOLERANCES2(垂D·。垂,音着垂。着音D。。着。D音着音垂。音着音FIGURE 5-18: 3.3V/64-BIT ADD-IN CARD EDGE CONNECTOR DIMENSIONS ANDTOLERANCES….201FIGURE5-19: UNIVERSAL 32-BIT ADD-IN CARD EDGE CONNECTOR DIMENSIONS ANDTOLERANCES………………………………202FIGURE 5-20: UNIVERSAL 64-BIT ADD-IN CARD EDGE CONNECTOR DIMENSIONS ANDTOLERANCES203FIGURE5-21:PCⅠADD- IN CARD EDGE CONNECTOR CONTACTS……204FIGURE5-22: CONNECTOR CONTACT DETAIL………………205FIGURE 5-23: PCI CONNECTOR LOCATION ON SYSTEM BOARD208FIGURE5-24:32- BIT PCI RISER CONNECTOR……209FIGURE 5-25: 32-BIT/3.3V PCI RISER CONNECTOR FOOTPRINT210FIGURE 5-26: 64-BIT/3.3V PCI RISER CONNECTOR211FIGuRE5-27:64-BI/3.3ⅴ PCI RISER CONNECTOR FOOTPRINT∴………212FIGURE 6-1: TYPE OOH CONFIGURATION SPACE HEADER215FIGURE 6-2: COMMAND REGISTER LAYOUT217FIGURE6-3: STATUS REGISTER LAYOUT……………………………219FIGURE 6-4: BIST REGISTER LAYOUT222FIGURE 6-5: BASE ADDRESS REGISTER FOR MEMORY........... 225FIGURE 6-6: BASE ADDRESS REGISTER FOR L/O225鲁着D音看FIGURE 6-7: EXPANSION ROM BASE ADDRESS REGISTER LAYOUT.....,..... 228FIGURE6-8: EXAMPLE CAPABILITIES LIST…….231FIGURE6-9: MSI CAPABILITY STRUCTURES…..……233FIGURE 6-10: MSI-X CAPABILITY STRUCTURE238FIGurE 6-11: MSI-X TABLE STRUCTURE翻音。音239FIGurE 6-12: MSI-X PBA STRUCTURE…239FIGURE 7-1: 33 MHZ PCI VS 66 MHZ PCI TIMING······:··················257FIGURE7-2:3.3 V CLOCK WAVEFORM.…………259FIGURE 7-3: OUTPUT TIMING MEASUREMENT CONDITIONS263FIGURE -4: INPUT TIMING MEASUREMENT CONDITIONS263FIGURE75:TvAL(MAX) RISING EDGE…………264FIGURE 7-6: TVAL(MAX) FALLING EDGE·265FIGURE77:TVAL(MIN) AND SLEW RATE……26510

KF接线端子封装（三维PCB封装库）AD用PCB封装库，作者主页下有全套的三维PCB封装库，欢迎大家下载使用。文件为作者千辛万苦整理的，请大家自用，不要随意传播，谢谢！～

stm32 利用CAN控制电机，利用定时器对电机进行速度控制