数字逻辑 课程设计 VHDL 多功能数字钟（1）
于 2020-12-03 发布
0 297
下载积分: 1
下载次数: 1
代码说明：
数字逻辑 课程设计 VHDL 多功能数字钟这个数字钟是我根据我老师的设计自己改编的，内部结构变化挺大的，功能也比较全。1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。2、设计精度要求为1秒。（一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。（二）校时：在计时显示状态下，k=1，进入“小时”校准状态，之后按下“k=1”则进入“分”校准状态，继续按下“k=1”则进入“调秒”状态，第三次按下“k键”又恢复到正常计时显示状态。（1）“小时”校准状态：在“小时”校准状态下，显示“小时”的数码管闪烁，并以1HZ的频率递增计数。（2）“分”校准
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
