基于非支配排序遗传算法处理多目标优化的matlab例程,可以自行修改

这是基于STM32F407的数字语音存储回放，采样率为8K，ADC接口是GPIOA(5),DAC接口是GPIOA(4),开始键是GPIOA(0),,暂停键是GPIOE(1),开始DAC输出键是GPIOE(4),存储时间是40S左右。

微波网络及其应用 免费分享85,6直接耦合谐振器笮带带通§7.8支线定向合器…………滤波器………………………§7.9混合电桥的基本概念3!9§区.71/4波长短截线和联接线宽§7.10魔?和折叠双T接头………3I带带通滤波器…957.11矩形波导裂缝电桥§5.8平行耦合线带通滤泼器…20087.12环形电桥h十酽■■■冒吾1·P■■··3了3§59交指型带通滤波器……………6§7.13三端功率分配器…§5.10微带阻滤波器习趣§5,11徼波分路滤波器……………26§5,12微波滤波酱的相移和时延第八章微速铁氧体元件……特性司卓p自申●■啁口中●口啁■四●d自■口■§8.1引言……………………3日§5.13元件损耗对滤波器性能的§82张量导磁率和本征导磁率…影响4■即22383铁氧体非互易网络-346习题230§8,4Y型结环行器分析…………370§8.5双模移相器分析第大拿.阻抗匹配网络「2§8.6边导模器件…39§6.1引言23题………397§6.2抗匹配网络的宽带极……233§631/4波长阶梯阻抗变换器…a九章微渡系統分析中·“章自甲·‘86,4渐变线阻抗变换器…7§9.1引6.5低通港波阻抗变换器25289.2复杂网络的一般婢论……………4§6.6电抗性负载阻抗匹配网络……25939.3微波混合系统分析……n09§67负阻负载随抗匹配网络……21§9.4微波复杂系统分析…………43对题27589.5徼波溅量系统分柝·§9.6长馈线网络反射系数的概第七蠶微波定向網合器、沮合电桥及率分布+66功率分配器27T习趙87,1引肓……27§72定向耦合器的基本概念第十章计算乱输助设计网络初步…4537了§7.3平行矩形披导圆孔阵定向§1.1引言476合器21§1.2计鲜机辅助设计的一般§7.4正交矩形波导十字槽定向问题45构合器■·十■■平■■+·4女■画■p■b■29010,3矩量法S75单节平行糊合线定向糊§1合,4微波网络的优化99合器…295§10.5模拟技术§7.6多节平行耦合线定向§10.6计算机辅助设计的发展糊合楼越势50r§77不均匀耦合线高通定向耦合器……附录四单纯形优计录附录五长愦缤网络反射系数的附录一矩阵代数模拟程序及其说明附录二互易定理参考书目…晶幽"55附录三行主元消去法求逆矩阵…506第一章微波网络基础§1.1引言任何一个微波系统,都是由各种微波元件和徽波传输线连接而成。微波传输线特性可以用广义传输线方程来描述,徼波元件特性可以《类似低频网络)等效电路来描述,于是复杂的徽波系统,就可以用电磁理论和低频网络理论相绪合来求解,成为一门傲波网络理诒。每个微菠元件都可飴和几个微波传输线相连接,按照所连接传输线数目多少,微波元件可以分成苧端口、双端『、三端口、四端口等微波元件。每个微波元件都可以看成个微波网络,堕着徵波元件端口数的不同,微波网络也分为单端口、双端『、三端口、四端口等微波网络。实际所用的微波元件可高达四端口,凹端厂以上的徽波元件就很少应用了微波网络理论的主要目的,在于分析做波元件的工作特性,或依据它的工作特性,综合出微波元件结构和设讨方法,以便工程应用。分析微波元件的工作特性的方法有二,是应用麦克斯韦方程和元件的特定边界条件,求出其场强的分布、波的振荡和传输等特性;另一是把微波元件等效成微波网络,把连接它的传输縐等效成双导线传输线,然后用网络方法进行分菥。第一种方法比迹严格,听得结果ⅸ较全面正确,但其数学送算繁琐,所得结果通常都是特妹函缴,不便于下程应用。第种方法是近似的,能够得到微波元件主要传输特性,并且网络参薮可用测量方法来确定,便于工程应用,但不能得出元件内部场的分布情況。昱然如此,但由于网络方法计算简便,易于测量,又为广大工程技术人员所熟知,揿应用较为广泛。徽波电磁理论与徹波网络理论域是两大独立分支,但两者是相互连系的,微波网络理论是微波电磁理论的工程化,只信在微波电憾理论的基础上来探讨和发展微波网络理论,才是正确的方向微波网络理论又分为线性网绉理论和非线性网络理论,本书只讨论线性网络理论微波网络方法分析法和综合法两种,分析法是按已经掌握的基本微波网络结构及其特性,进行各种组合,来满足工作要求;综合法则根预定工作特性要求,来实现徼波网络结构。前者设计比较简单,但往往得不到性能优良而元件较少的最佳结果;后者虽然设计理论比较复杂,但能得到性能优良而元件较少的最佳设计。现在由于电子计算机的发展网络猕合所雷要的繁琰计算,都可用计算机来完成,一些主要元件设计都有现成图表数据备查,因而网络综合法已成为设计微波元件的主要方法。本书就是以网络综合法作为主要方法本章日的在于给定微波阿络的一些基本概念和基本参数。首先讨论广义传输线理论3从而定义出微波网络的电压和电流,这对了解等效电路的意义是很必要的。然后导出网络的阻抗矩阵、导纳矩阵、A矩阵、散射矩阵以及传输矩阵,并讨论它们的性质与相互变换,这给我们分析徽波网络是供数学工具。最后,讨论徼波闼络的本征值问题、网络参数浏量理论以及讯号流图,这对我们求解微波网络问题提供些必要的手。§1.2做波传输线及其特性电磁波可以用导体战介质进行引导,使其按一定方向传输·这种引导电磁被的装置叫妝传输线。在微波波段内,导行波的现象特明显,特别容彭b,因而有各种各样的微波传输线。图1.2-1示出几种常见的微波传输线,它们都是直的〔轴向),可以很长,直至无穷远。它们的横截面(横〕的几旋早4)矩形导(Abet〔c)同抽线何形状和媒质分布处处灬样,不因轴向位置不同而改变n这类传轴线叫做均匀传输线。在这些传输线中,电磁波沿着轴向传输,横截面上电磁场按一定规律分t带线布,所以这类电磁场问题可分为d)带状线两部分来研究。一是研究轴向的团12-1各种做菠传输线传输问题,叫做纵向问题;一是研究横截面上电磁场分布问题,叫做横向问题。两者相互联系,相互制约,究竟先研究哪个阿题,在理论上是无关紧要的。本背先从麦克斯韦方程发,简略叙速这类传输线的分析方法,从而得出其传输特性和等效电路。、微波传输线的电磁场方架研究任意檢截面的均匀徼波传输线中的电碱场,应从麦克斯韦方程出发。在正弦交变场情况下支克斯韦方程的复数形式是vxH=OEYXE=-FoWH.2-1·E=0V·=Q式屮∈是媒质的介电常数,μ是导磁率,它们都是与场强无关的當数。为求解传输线中电场E和磁场酽的方便,通常引入两个赫兹矢量位。由VH=0出发,可引入一个矢量位∏,使得≡{×∏,它消足回·H=jω∈V·(Vⅹn)=0,因为任何欠量旋度的散度恒等于零。矢量位∏°叫做赫兹电矢量,它揣足三维亥姆霍茨方程V2T+2T-0H=j∈V×T(1.2-2E=V(∏)+kT由￠-E=0出发,还可引入另一个矢量位冂,使得E=-fμ×n,并满足方程,j0v·(×T")=0。矢量位∏叫做赫兹磁矢量,它也满足三维亥姆霍茯·EVm+2r”=E=-jcV×nH=V(·T")+2n式中k=v比∈是无限媒质的波数。为解出均匀传输线中电磁场的普遍关系式,我们釆用广义正交柱坐标系(,琶,2)其中z是纵向直坐标,而,v是横截面上的曲线坐标,如图1.2-2所示。对于直角坐标系,“=%,U=y。在此坐标系中,为求解方程常数(12-2)和(12-3)筒便起见,可令『和∏t情数只有z方间分量,即=ir=ili同时担算符Ⅴ写成Ⅴ=4十--,其中Ⅴ是横截面型标的算符、L是之方向的单位矢。将上述关图122广叉止交坐訴系系代入(1.22)和(12-3)式中即可得到H=冖jo∈XV∏EA=v022十2∏z以及V21]z+21i=0E=j四Hz=×Ⅴm(1.2-5FI = =vp点2丑由此可见,在惹电矢量只有z分量的情况F,电磁波在2方向只有电场分量Ex而磁场分量Hx=,掀叫橫磁波(TM模),又叫徹哐波(E貘)。在勅兹磁矢量只有z分量的情况下,电磁波在z方向只有磁场分量II,而电场分量x=0,故叫做横忠波(TE模),又叫徹磁波(摸)这些模式能否在传输线中存在,是出其边界条件来决定的。对于TM模,在W=常数或U=常数的电壁(殚想导体表面)上!9=0;在H=常数的磁壁⊥d=0,在=常数的磁壁上(理想导磁体表面),。0=0,对于模,在2常数的电壁上,0,在=常数的电壁上,a门=0;在=砦数或v=常数的磁瑾上,巧=0在徽彼传输线中,如果单纯TM模或TE核不能满足逊界条件时,两者必须同时存在此时电磁就既有Ex分量,也有丑分量,叫做混合模。在直型标系中,混合模有两种简单形式,可令(12-2)或(1.2-3)式中=,「=求得。它们的表示式是∏6+hnr+R s上x=0d+们(1.2-7)EPoYEHII∵x由此可见,在赫兹电矢量只有x分量的情况下,电憾波的电场和磁场都具有之分量,仨磁场没有分量,即H=0,磁力线分纵向截上,叫做纵向磁波,筒称LSM模或TM模。在赫兹磁欠量只有x分量的情况下,电磁波的电场和磁场都有z分量,但电场没有x分量,即E:=0,电力线分布在纵向截面上,叫做纵向电波,简称LSE模或TEx棋。广义传输线方程我竹已知:求解黴波传输线的电磁场时,不管其中存在何种传输模式:槨要解赫兹矢量的三维亥姆霍茨方程,特别重要的是求解其中某一坐标分量的三维亥姆霍茨方积Van+kl o即YAI T五↓高I=0式中波函数Ⅱ既可以代表赫兹电矢量的κ分量(M模〉或x分量(LSM模),也可以代表赫兹磁矢量的2分量(TE模)或分量(LSE樸)。(1.2-8)式是个二阶偏微分方程,可用分离交量法求解。求解时令∏(#,沙,2)=∫(#,v)ψ(212-9式中f(u,t)只是横截面平标和的函数,ψ(x)只是纵向坐标之的图数。将(1,2-9式代入(1.2-8)式中就得到Vif(m, v)d2p(2)上式芹边仅仅是和U的数,与2无关;右边仅仅是z的函数,与和矿无关。两边相等,表明它们都必须等于常数。设此分离常数为一,则有(1.2-10)y2(2)=0(1.2-11)式中γ=k一由此可见,波函数∏(,U,2)可分离成f(u,)烈ψ(2)两个函教之积,其中f(,v)满足横坐标和v的二维亥姆霍茨方程,它决定横截面上电磁场分布。ψ(2)满足纵巫标z的传输线方程,它决定轴向电磁波的传输特性,故此方程称为广义传输线方程。由于我们所研究的微波传输线是无穷长,没有反射波,,故(1.2-11)式的解是2〕=Ag式中A是一个常缴,决定波的振幅。于是波函数n是∏(u,,z)=f(,u)ψ(z)=Af(n,)e(1.2-12)已知波函数后,传输线中各种模式的电戤场可由(1.2-4)到(1.2-7)式求得例如对于TM模∈A2xV(H,U)EE1=一YAVf(,t)e1.2-13)42)e对」IEE=j甲A2×Vf(,)e1(1.2-14)ustkA(u, ue传输特性电磁波在微波传输线中的传输特性,通常用其相速、波阳抗以及传输功率来表征,因为用它们可以确定波的传输快慢、强弱以及电场与磁场间的关系。一般说来,波的这些特性都与传输线的横截面的儿何结构有关,也就是与其边界条件关。下面分别叙述之1.被的速度在(12-2)式中波函数具有因子cY,它表示电磁波沿2方向的传输情况。ˇ叫做传输常数,通常是个复数,可以写为y=a+。其中叫做衰减常数,表示波在传输过程中振幅哀减的快慢β叫做相移常数,表示波不传输过程中相位变化的快慢。如果我们假设媒质是无耗的,μ和∈郗是实常数,则波数長=如vμ也是实数,这样,由y2后一}2可知,y的性质随者的不同而异,而是白横截面的边界条件决定的但是,不管横截画的几何结构如何,只可能有三种情况:(1)是的=0,(2)是>0,(3)是A0的情况下,电磁波的E。或H不等于,可以是M糖、E模或混合模这时传掏常数是即1.2-1?)如果令h=-5=2x/2n,B=/=2x/入,h=2τ/A其中是无限媒质中的波长,2是波导波长,A是截止波长,则(12-17)式变为(λ3/A入)21.2-18}由此可见,当為a,kx>λ,即波的相速大子无限媒质的光速,叫做快波。快波的波长大于无限媒质的波长。当λ>λa时,相速和波长都是虚激,没有物理意义,但这时=kk式中α是实数,故此电磁波变成衰减电磁场,随着轴向距离的增大,场的振幅逐惭衰演,但其相位不变,故衰减场是不能在传输线上传输的。0=是传输线中传输快波还是衰减场的临界情况,这时=0,月=0,传输线中既没有快波传输,也不是衰减场,而是等福的电磁场。λ之所以叫儆截止铍长,是因为当λ≥λe时,传输线中没有电磁波传输。在始8:因此Y=vR一的=v1+(B/R)=f于是波的相速和波长是1.2-19)2兀=入/V1+(戶,/)2由此可见,这类波的相速小于无阳媒质中的光速,岍做慢波,慢波的波长小于无限媒中的波长

来自西安电子科技大学本科课程，高西全老师的《数字信号处理》。

FDTD 一维 高斯激励源 电磁场数值分析 matlab 动态图 源文件 完美运行，动态图。

F103开发板-霸道 MDK软件 注册机

PS2手柄的解析，以及在STM32单片机的应用，包括STM32的手柄应用程序

PCI 3.0 规范,英文原版。PCI Local Bus Specification Revision 3.0PCI LOCAL BUS SPECIFICATION, REV.3.0ContentsPREFACESPECIFICATION.……13INCORPORATION OF ENGINEERING CHANGE NOTICES (ECNS)1查音音鲁垂音音13DOCUMENT CONVENTIONS.………14l. INTRODUCTION…151.1. SPECIFICATION CONTENTS······151.2. MOTIVATION……151.3. PCI LOCAL BUS APPLICATIONS1. 4. PCI LOCAL BUS OVERVIEW171.5. PCI LOCAL BUS FEATURES AND BENEFITS……181. 6. ADMINISTRATION…………………202. SIGNAL DEFINITION m...mn.. 212.1 SIGNAL TYPE DEFINITION222.2. PIN FUNCTIONAL GROUPS..…………222.2.1. System Pins……,…,…,,…,…232.2.2. Address and data pins242.2.3. Interface Control Pins........................252.2.4. Arbitration Pins(Bus Masters Only)272.2.5. Error Reporting Pins....垂看d。普音看鲁D指音着音,。音音自。音音音。音自垂272.2.6. Interrupt Pins( Optional)……282.2.7. Additional signals312.2.8.64- Bit bus extension pins( Optiona)…,,……………………………332.2.9. TAG/Boundary scan Pins(Optional).......342. 10. System Management Bus Interface Pins(Optional)352. 3. SIDEBAND SIGNALS362. 4. CENTRAL RESOURCE FUNCTIONS.····:·····.·············363. BUS OPERATION373.1 BUS COMMANDS373.1. Command definition373. 1.2. Command Usage rules393.2. PCI PROTOCOL FUNDAMENTALS423.2.1. Basic Transfer Control····:············.················433.2.2. Addressing.............143.2.3. Byle lane and Byte enable usage……563.2.4. Bus Driving and Turnaround非音垂垂·非573.2.5. Transaction Ordering and posting….583. 2.6. Combining Merging, and Collapsing。。音垂。音62PCI LOCAL BUS SPECIFICATION, REV.3.03.3. BUS TRANSACTIONS……643.3.1. Read transaction……………653.3.2. Write transaction3.3.3. Transaction termination.………….673.4. ARBItRAtION音垂3.4.1. Arbitration Signaling protoco1..…………………893.4.2. Fast Back-to-Back Transactions. .........................................................93.4.3. Arbitration Parking………………………………………93.5 LATENCY953.5.1. Target Latency…….953.5.2. Master Data latency……….….…….,….….…..……..….,983.5.3. Memory Write Maximum Completion Time limit3.5.4. Arbitration Latency3.6. OTHER BUS OPERATIONS……·。垂,音着垂。着音D。。着。D音着音垂。音着D音非非音垂音非·非1103.6.1. Device selection…....…,103.6.2. Special cycle...........3.6.3. IDSEL Stepping…………,,…,…,,…,,…,,,,,………,…1133.6.4. Interrupt acknowledg3.7. ERROR FUNCTIONS春音·。音垂1153.7.. Parity ger1153.7.2. Parity Checking...........………,163.7.3. Address parity errors…...…,…163.7.4.Error Reporting…17173.7.5. Delayed Transactions and Data Parity Errors.......... 203.7.6. Error Recovery.............,213. 8. 64-BIT BUS EXTENSION1233.8.1. Determining bus Width during System initialization.…….…,1263.9.64- BIT ADDRESSING…..…………………………………………1273.10SPECIAL DESIGN CONSIDERATIONS.1304. ELECTRICAL SPECIFICATION.. m.m.9.1374.1. OVERVIEW…1374.1.1. Transition Road Map……1374.1.2. Dynamic vs Static Drive specificalion…1384.2. COMPONENT SPECIFICATION.……,………………,1…………………1394.2.1. 5V Signaling environment1404.2.2. 33V Signaling environment鲁鲁·垂垂1464.2.3. Timing specification1504.2.4.1determinate Inputs and metastable作,…………1554.2.5. Vendor provided specification..,..…,.…………….………17564.2.6. Pinout recommendation157PCI LOCAL BUS SPECIFICATION. REV.3.04.3. SYSTEM BOARD SPECIFICATION.………1584.3.1. Clock skew,…………………1584.3.2.R··1584.3.3. Pull-ups:····.················:·····…1614.3.4Power1634.3.5. System Timing Budget. ...........1644.3.6. Physical requirements............………674.3.7. Connector Pin assignments……/6844. ADD-IN CARD SPECIFICATION1714.4.1.Add- in Card Pin Assignment..,.,.,………………,1714.4.2. Power Requirements….,.,.,.,.,.,.,,.….,764.4.3. Physical requirements.........1785. MECHANICAL SPECIFICATION1815.1. OVERVIEW1812. ADD-IN CARD PHYSICAL DIMENSIONS AND TOLERANCES...........1825.3. CONNECTOR PHYSICAL DESCRIPTION…………………1954. CONNECTOR PHYSICAL REQUIREMENTS. ...............................2055. CONNECTOR PERFORMANCE SPECIFICATION……………,…2066. SYSTEM BOARD IMPLEMENTATION……………2076. CONFIGURATION SPACEb●看●鲁D鲁0e●2136. 1. CONFIGURATION SPACE ORGANIZATION音垂垂D·垂看垂…2136.2. CONFIGURATION SPACE FUNCTIONS .......................2166.2.1. Device ldentification鲁垂垂2166.2.2. Device Control鲁着鲁D垂2176.2.3. Device status2196. 2.4. Miscellaneous registers·······:········:···:·:··:·:······:··············4······:····2216.2.5. Base addresses……………………….22463. PCI EXPANSION ROMS2286.4. VITAL PRODUCT DATA.2296.5. DEVICE DRIVERS2296.6. SYSTEM RESET.…………………………2306.7. CAPABILITIES LIST2308. MESSAGE SIGNALED INTERRUPTS ...................................................................2316.8.1. MSI Capability Structure..............2326.8.2. MSl-X Capability and Table structures……………….……..2386.8.3. MSI and Msi-X Operation2467. 66 MHZ PCI SPECIFICATION2557. 1. INTRODUCTION2557.2. SCOPE7. 3. DEVICE IMPI TION CONSIDERATIONS7.3.1. Configuration space.......2557. 4. AGENT ARCHITECTURE256PCI LOCAL BUS SPECIFICATION, REV.3.07.5. PROTOCOL.……2567.5.1.66 MHZ ENABLE(M66EN) Pin definition.…………,………,,2567.52Latency..-..-.-2577.6. ELECTRICAL SPECIFICATION……………2577.6.. Overview·.·······.··2577.6.2. Transition roadmap to 66 MHz PCI··········.2577.6.3. Signaling Environment.......... 2587.6.4. Timing specification.……2597.6.5. Vendor provided specification. 26.57.6.6. Recommendations·.·························:············:······:········.:··········2657.7. SYSTEM BOARD SPECIFICATION.………,…,……………2667.7.1. Clock Uncertainty ......2667.7.2. Reset2677.7.3. Pullups..2677.7.4. Power..······.·.·::·····布鲁····音D鲁番。是。音垂看····非D∴2677.7.5. System Timing Budget7.7.6. Physical requirements2687.7.7. Connector Pin assi! nments…..,.,.,..,.,.,..,.,.,2697.8. ADD-IN CARD SPECIFICATIONS春音·。音垂2698. SYSTEM SUPPORT FOR SMBUSn2718. 1. SMBUS SYSTEM REQUIREMENTS2718.1.1. Power………278. 2. Physical and Logical sMBi27l8.1.3. Bus connectivit2728.1.4. Master and slave support....….….…..…..…..,2738.1.5. Addressing and Configuration2738.1.6.Ele2748.1.7. SMBus behavior on Pcl reset.........................2748.2.ADD- IN CARD SMBUS REQUIREMENTS…………2758.2.7Connection2758.2.2. Master and Slave Support...,.…..…….…,...….,2758.2.3. Addressing and Configuration……,…,…,……,…,…,…,….….…..….,2758. 2. 4. Power2758. 2.5. Electrical.········.····························275A. SPECIAL CYCLE MESSAGES●鲁●e鲁277A 1. MESSAGE ENCODINGS277A,2. USE OF SPECIFIC ENCODINGS ................................................277B. STATE MACHINES279B. 1. TARGET LOCK MACHINE·;.···.:..···:...···:··.·:····281B.2. MASTER SEQUENCER MACHINE283B 3. MASTER6PCI LOCAL BUS SPECIFICATION. REV.3.0C. OPERATING RULES289C 1. WHEN SIGNALS ARE STABLE..·····.:·.·.::···:·;289C.2. MASTER SIGNALS…音·。·看290C.3. TARGET SIGNALS…291C.4. DATA PHASES…292C.5. ARBITRATION.……………………………………292C.6. LATeNCY······:“·······293C.7. DEVICE SELECTION……………,……………………………293C 8. PARITY垂垂垂D·垂294D. CLASS CODESD 1. BASE CLASS OOH...w.w...296D 2. BASE CLASS OlH296D. 3. BASE CLASS O2H··297D 4. BASE CLASS O3H297D.5. BASE CLASS04H.………………………298D. 6. BASE CLASS OSH298D.7. BASE CLASS06H...………….…………………299D 8. BASE CLASS OZH,300D 9. BASE CLASS OSH.301D.10. BASE CLASS C9H.……………………………………………….301D.11. BASE CLASS OAH.…………………302D 12. BASE CLASS OBH302D. 13. BASE CLASS OCH303D.14. BASE CLASS ODH….…304D. 15. BASE CLASS OEH304D. 16. BASE CLASS OFH·····.····;····:·;:·······304D.17. BASE CLASS JOH.……………………………………………1305D, 18. BASE CLASS 11H305E. SYSTEM TRANSACTION ORDERINGE.I. PRODUCER- CONSUMER ORDERING MODEL308E. 2. SUMMARY OF PCI ORDERING REQUIREMENTS310E.3. ORDERING OF REQUESTS........................................311E.4. ORDERING OF DELAYED TRANSACTIONS…………312E.5. DELAYED TRANSACTIONS AND LOCK#.317E.6. ERROR CONDⅠ TIONS……318. EXCLUSIVE ACCESSES..m.msn0..319F.1. EXCLUSIVE ACCESSES ON PCIF 2. STARTING AN EXCLUSIVE ACCESS321F.3. CONTINUING AN EXCLUSIVE ACCESS323F 4. ACCESSING A LOCKED AGENT324F 5. COMPLETING AN EXCLUSIVE ACCESS325F. 6. COMPLETE BUS LOCK ......................................................................325IO SPACE ADDRESS DECODING FOR LEGACY DEVICES..9.... 327PCI LOCAL BUS SPECIFICATION, REV.3.0CAPABILITY IDS。,0329I. VITAL PRODUCT DATA331VPD FORMAT3I.2COMPATIBILITY……………………………334L.3. VPD DEFINITIONS3341.3.1. VPD Large and small resource Data Tags......·D垂看3341.3.2. VPD Example…3378PCI LOCAL BUS SPECIFICATION. REV.3.0FiquresFIGURE -I: PCI LOCAL BUS APPLICATIONS春DFIGURE 1-2: PCI SYSTEM BLOCK DIAGRAM17FIGURE2-1: PCI PIN LIST.…………..…………21figure 3-1: ADDRESS PHASE FORMATS OF CONFIGURATION TRANSACTIONS...... 48Figure 3-2: LAYOUT OF CONFIG ADDRESS REGISTER, ..............................................50Figure 3-3: HOST BRIDGE TRANSLATION FOR TYPE O CONFIGURATION TRANSACTIONSADDRESS PHASE51FIGURE3-4: CONFIGURATION READ…………156FIGURE3-5: BASIC READ OPERATION………………………65FIGURE 3-6: BASIC WRITE OPERATION66FIGure 3-7: MASTER INITIATED TERMINATION........................ 68FIGURE3-8: MASTER- ABORT TERMINATION…………69Figure 3-9: RETRY. ..........................................................................................................73FiGure 3-10: DISCONNECT WITH DATA. ........................74FiGure 3-11: MASTER COMPLETION TERMINATION:·:····:··.·4····.···…75FiGURE 3-12: DISCONNECT-1 WITHOUT DATA TERMINATION·····76Figure 3-13: DISCONNECT-2 WITHOUT DATA TERMINATION76FiGure 3-14: TARGET-ABORT…177figure 3-15: BASIC ARBITRATIONFIGuRE 3-16: ARBITRATION FOR BACK-TO-BACK ACCESS…94FiGurE 3-17: DEVSEL# AsSERTION·····:···.·:··110Figure 3-1 8: IDSEL STEPPING114FiGure 3-19: INTERRUPT ACKNOWLEDGE CYCLE. ...................................................114FIGURE3-20: PARITY OPERATION………116FIGuRE 3-21: 64-BIT READ REQUEST WITH 64-BIT TRANSFER125FIGURE 3-22: 64-BIT WRITE REQUEST WITH 32-BIT TRANSFER..........126FIGURE 3-23 64-BIT DUAL ADDRESS READ CYCLE129FIGURE 4-1: ADD-IN CARD CONNECTORS...........................138FIGURE4-2:V/ICURⅤ ES FOR5 V SIGNALING.…………………143FIGURE 4-3: MAXIMUM AC WAVEFORMS FOR 5V SiGnaling145FIGURE 4-4: V/I CURVES FOR 3.3V SIGNALING148FIGURE4-5:MAⅹ IMUM AC WAⅤ EFORMS FOR3.3ⅴ SIGNALING………150FIGURE 4-6: CLOCK WAVEFORMS151FIGURE 4-7: OUTPUT TIMING MEASUREMENT CONDITIONS.··4·:······.·154FIGURE4-8: INPUT TIMING MEASUREMENT CONDITIONS…………154FIGURE 4-9: SUGGESTED PINOUT FOR POFP PCI COMPONENT···“···:.···.····:·········157FIGURE4-10: CLOCK SKEW DIAGRAM………158FIGURE 4-1: RESET TIMING16lFIGURE4-12: MEASUREMENT OF TPROP,3.3 VOLT SIGNALING……………166FIGURE 5-1: PCI RAW ADD-IN CARD(3.3V, 32-BIT).183FIGURE 5-2: PCI RAW VARIABLE HEIGHT SHORT ADD-IN CARD(3.3V, 32-BIT)..........184FIGURE 5-3: PCI RAW VARIABLE HEIGHT SHORT ADD-IN CARD(3.3V, 64-BIT)....185FIGURE 5-4: PCI RAW LOW PROFILE ADD-IN CARD(3.3V, 32-BIT)..........186PCI LOCAL BUS SPECIFICATION, REV.3.0FIGURE5-5: PCI ADD-Ⅰ N CARD EDGE CONNECTOR BEⅤEL……187FIGURE56: PCI ADD-IN CARD ASSEMBLY(3.3V)……………………………88FIGURE 5-7: LOW PROFILE PCI ADD-IN CARD ASSEMBLY 3.3V)189FIGURE 5-8: PCI STANDARD BRACKET………190FIGuRE 5-9: PCI LOW PROFILE BRACKET191FIGURE 5-10: PCI STANDARD RETAINER···192FIGURE5-11: IO WINDOW HEIGHT∴………………193FIGURE 5-12: ADD-IN CARD INSTALLATION WITH LARGE IO CONNECTOR.......194FIGURE 5-13: 32-BIT CONNECTOR196FIGURE 5-14: 3.3V/32-BIT CONNECTOR LAYOUT RECOMMENDATION. ........................197FIGURE5-15:3.3V/64-BIT CONNECTOR198FIGURE 5-16: 3.3V/64-BIT CONNECTOR LAYOUT RECOMMENDATION 199FIGURE 5-17: 3.3V/32-BIT ADD-IN CARD EDGE CONNECTOR DIMENSIONS ANDTOLERANCES2(垂D·。垂,音着垂。着音D。。着。D音着音垂。音着音FIGURE 5-18: 3.3V/64-BIT ADD-IN CARD EDGE CONNECTOR DIMENSIONS ANDTOLERANCES….201FIGURE5-19: UNIVERSAL 32-BIT ADD-IN CARD EDGE CONNECTOR DIMENSIONS ANDTOLERANCES………………………………202FIGURE 5-20: UNIVERSAL 64-BIT ADD-IN CARD EDGE CONNECTOR DIMENSIONS ANDTOLERANCES203FIGURE5-21:PCⅠADD- IN CARD EDGE CONNECTOR CONTACTS……204FIGURE5-22: CONNECTOR CONTACT DETAIL………………205FIGURE 5-23: PCI CONNECTOR LOCATION ON SYSTEM BOARD208FIGURE5-24:32- BIT PCI RISER CONNECTOR……209FIGURE 5-25: 32-BIT/3.3V PCI RISER CONNECTOR FOOTPRINT210FIGURE 5-26: 64-BIT/3.3V PCI RISER CONNECTOR211FIGuRE5-27:64-BI/3.3ⅴ PCI RISER CONNECTOR FOOTPRINT∴………212FIGURE 6-1: TYPE OOH CONFIGURATION SPACE HEADER215FIGURE 6-2: COMMAND REGISTER LAYOUT217FIGURE6-3: STATUS REGISTER LAYOUT……………………………219FIGURE 6-4: BIST REGISTER LAYOUT222FIGURE 6-5: BASE ADDRESS REGISTER FOR MEMORY........... 225FIGURE 6-6: BASE ADDRESS REGISTER FOR L/O225鲁着D音看FIGURE 6-7: EXPANSION ROM BASE ADDRESS REGISTER LAYOUT.....,..... 228FIGURE6-8: EXAMPLE CAPABILITIES LIST…….231FIGURE6-9: MSI CAPABILITY STRUCTURES…..……233FIGURE 6-10: MSI-X CAPABILITY STRUCTURE238FIGurE 6-11: MSI-X TABLE STRUCTURE翻音。音239FIGurE 6-12: MSI-X PBA STRUCTURE…239FIGURE 7-1: 33 MHZ PCI VS 66 MHZ PCI TIMING······:··················257FIGURE7-2:3.3 V CLOCK WAVEFORM.…………259FIGURE 7-3: OUTPUT TIMING MEASUREMENT CONDITIONS263FIGURE -4: INPUT TIMING MEASUREMENT CONDITIONS263FIGURE75:TvAL(MAX) RISING EDGE…………264FIGURE 7-6: TVAL(MAX) FALLING EDGE·265FIGURE77:TVAL(MIN) AND SLEW RATE……26510

交叉小波，相干小波代码及示例，通俗易懂，操作简单，

瑞利衰落信道下采用MRC分集误码性能MATLAB程序

基于matlab灰色模型GM(1，1)预测数据,通，然后对比真实值和预测结果，求出误差，包含残差检验，关联度检验和后验差检验。