-
DS18B20的FPGA实现
基于FPGA的 温度传感器 DS18B20接口设计-FPGA DS18B20
- 2022-12-27 18:10:03下载
- 积分:1
-
Viterbi译码器IP核,可以直接编译使用
viterbi译码器的IP核,可以直接编译使用-viterbi decoder IP core, the compiler can directly use
- 2023-01-24 09:35:04下载
- 积分:1
-
EEPROM
控制器灯具有线和无线控制器采用STC11F02做的(Controller for lamp wired and wireless controller using STC11F02 to do)
- 2012-01-05 14:45:10下载
- 积分:1
-
vhdl
vhdl表示与综合,原书第二版,中文版,比较全,用超星打开-vhdl
- 2023-05-18 10:30:04下载
- 积分:1
-
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。
(1) 倒计时:通
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。
(1) 倒计时:通过小键盘可以实现设定计时时间(以秒为单位,最大计时时间为99.9秒)。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后,自动停止倒计时,同时响铃。
(2) 顺计时:初始值为00.0S,通过键盘实现开始计时和结束计时功能。计时结束后,显示记录的时间。
(3) 用三个发光二极管正确显示以下状态:倒计时状态、顺计时状态、待机状态。
(4) 每当接收到有效按键时,蜂鸣器发出提示声。
顺计时在一次计时中可以记录三个不同的结束时间,并能通过按键显示三次所记录的时间。
-err
- 2022-04-28 05:01:24下载
- 积分:1
-
ddr_for_controller_and_phy
说明: 这是本人曾经参与的一个DDR controller接口项目,主要是FPGA rtl实现,仅供参考。(This is a DDR controller interface project that I once participated in, mainly implemented by FPGA RTL, for reference only.)
- 2020-12-21 20:59:08下载
- 积分:1
-
top
说明: FPGA程序的top.v文件,主要实现DDS信号发生器功能,通过定时器,可简单实现输出幅值无极跳变(FPGA procedures top.v documents, the main function of DDS signal generator, through the timer can be simple to achieve the output amplitude wuji hopping)
- 2008-12-05 16:18:28下载
- 积分:1
-
zedboard
xilinx的zed板详细开发资料,对初学者和开发人员都有帮助(The Xilinx zed board detailed development information, helpful for beginners and developers)
- 2013-04-22 16:44:31下载
- 积分:1
-
4x4-Keypad
fpga的一个小程序用于3s500e 4*4键盘模块(fpga is a small program used 3s500e 4* 4 keyboard module)
- 2013-07-21 11:41:36下载
- 积分:1
-
sportswatch
完整的跑表设计,时,分,秒都显示,希望能对大家有用,谢啦(Complete stopwatch design, hours, minutes, seconds, show, hoping to be useful for everyone,)
- 2009-12-09 11:25:27下载
- 积分:1