-
以太网 1000
在PVI接收16位并行数字流(视频),其次是一个时钟信号(英尺= 29兆赫),小写字母
- 2022-07-21 00:39:52下载
- 积分:1
-
0 2
说明: 基于labVIEW,控制电机等工作实例,程序基本完整(Based on labVIEW, control motor and other working cases, the program is basically complete)
- 2018-01-24 09:09:20下载
- 积分:1
-
CPU
C++获取CPU占用率,一个类和一个头文件(Gets the CPU Use rate)
- 2015-01-23 11:15:32下载
- 积分:1
-
nfc
近场通信的verilog描述,包含向量名定义,顶层设计等等的精确描述(Verilog description of near field communication, including the vector name is defined, an accurate description of the top-level design, etc.)
- 2015-08-11 15:27:41下载
- 积分:1
-
VIVADO 从此开始-2017.1-265_14090262
VIVADO 从此开始,详细讲解了vivado,FPGA开发工具的使用,对于初学者学习VIVADO工具很有用。(VIVADO from now on, explained in detail the use of vivado, FPGA development tools, for beginners to learn VIVADO tools very useful.)
- 2020-07-16 11:58:49下载
- 积分:1
-
SSI_read
说明: 使用Verilog 编程语言实现对11 bit 编码器SSI输出的读取(Use Verilog to read encoder,it's 11 bit and SSI output)
- 2020-12-28 21:09:01下载
- 积分:1
-
DCM_SP
数字时钟管理器,xilinx公司开发板集成时钟,实现分频、倍频等功能。(Digital clock managers, xilinx development board integrated clock divider, multiplier, and other functions.)
- 2021-02-19 09:59:44下载
- 积分:1
-
3 位到 4 位解码器
此程序将解码 3 位二进制值为自我过渡活动较少的 4 位值。
这是执行 IEEE 文件来解压缩 VLSI 互连线上的数据。
- 2022-06-29 06:38:32下载
- 积分:1
-
fpga_pid
在FPGA内使用PID算法反馈控制小车速度和方向,四电机独立(PID algorithm within the FPGA using feedback control the car speed and direction, four independent motors)
- 2015-05-11 10:05:53下载
- 积分:1
-
kc705 sdi demo
使用sdi 对采集到是视频数据进行解码,转为bt656数据格式的数据进行输出
- 2022-10-08 18:25:03下载
- 积分:1