i2C verilong slave&master 代码分析

软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,(very good)

D-flip flop vhdl implement code

基于FPGA硬件平台的数字显示时钟系统，通过数码管能够实时地显示系统或自定义时间。

The IEEE 30-bus modified test system has 6 synchronous machines with IEEE type-1 exciters, 4 of which are synchronous compensators, 36 buses, 37 transmission lines, 10 transformers and 21 constant impedance loads. The total load demand is 283.4 MW and 126.2 MVAr.

资源描述RS232串口Verilog源码,可以直接用于和其他外设或FPGA的串口通讯

基于verilog hdl编写的FPGA正弦信号发生器，已测试。(FPGA sine signal generator)

单片机4路ad模数转换数码管动态显示程序(4-way ad microcontroller analog to digital conversion digital tube dynamic display program)

多倍（次）分频器 请注意: 本例的各个源描述的编译顺序应该是: 52_divider.vhd 52_divider_stim.vhd (Times (times) divider Please note: This case is described in various sources to compile the order should be: 52_divider.vhd 52_divider_stim.vhd)

串行外设接口或 SPI 总线是一个同步串行数据链接，一个事实上的标准，由摩托罗拉命名，在全双工模式下运行 。它用于短的距离，单掌握沟通的例如在嵌入式的系统、 传感器和 SD 卡。设备在哪里主设备启动数据帧的主从 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

给出了SVPWM算法的详细FPGA实现方法！(A detailed FPGA SVPWM algorithm to achieve the method!)