数字时钟模块

该部分实现了百兆MAC的数据的收发功能，可直接连接MII接口的PHY芯片，进行通信，设计是基于国半的DP83849双口PHY进行开发，并进行过大量实例测试；应用中有问题可随时联系

VHDL Programmes -2 for dumping on FPGA

说明：  bt1120设计方案，描述了具体的方案设计以及整体的架构设计(Bt1120 design scheme, describes the specific scheme design and the overall architectural design)

Ovo sto saljem je tutorijal 7 sa vhdlom

在AX309开发板上有一个IIC接口的EEPROM芯片24LC04，容量大小为4Kbit，用户可以用来存放一些硬件设置数据或者用户信息。因为EEPROM为掉电后数据不丢失的存储芯片，另外用户也可以通过IIC总线对它进行多次编程。想要读写EEPROM，我们首先要理解IIC总线读写的时序。

红色飓风3S700AN开发板UART测试例程(Red Hurricane 3S700AN ​ ​ development board UART test code)

基于Verilog语言的8位数据32位校验码，本模块以一次读取256个数据为例，循环产生32位校验码，对数据进行校验，反校验时，读取校验256位数据后在对产生的32位校验码取反校验，会产生一个32位crc校验的固定数据

说明：  C8051F的一个特点就是可以倍频到100M。近来用到。在单片机的调试通过其PLL倍频函数。供用到的朋友参考和借鉴。(One feature is the ability C8051F multiplier to 100M. Recently used. In MCU debugging functions through its PLL multiplier. Used for reference for a friend.)

FIFO 是首字母缩略词为第一次中，第一次出来，这是与相关的方式组织和操纵的抽象 相对于时间和优先顺序的数据。此表达式描述队列处理技术的原则或 为相互冲突的需求提供服务的订购过程的第一次来，先到先得 (FCFS) 行为： 哪里人 他们到达的顺序离开队列或等轮到在交通控制信号。 FCFS 也是 FIFO 操作系统调度算法，使每个进程的 CPU 的行话术语 他们来的顺序的时间。在更广泛的意义上，后进先出法或最后一次在第一次出的抽象是相反的 FIFO 组织的抽象。区别也许是最清晰的考虑不太常用的同义词 后进先出等 FILO （指最后一出）。本质上，两者都是一个更广义的列表的具体案件 （其中 可以访问任何位置）。区别在于不在列表中 （数据），但在访问内容的规则。其中一个 子类型将添加到一端，并从其他起飞，它的对面花和只在一端上放的东西。[] 1 从队列中移除的项特设办法的俚语变异铸造或被作为 OFFO，站立 为上-火先出。优先队列是一个变体的队列的名称 FIFO，没有资格

基于软输出固定复杂度球形译码的高效迭代检测算法，最新的球形译码论文(Iterative detection algorithm based on a fixed complexity soft-output sphere decoding efficiency, sphere decoding papers)