基于VERILOG的小数分频

用verilog  语言写的一个fir低通滤波器的程序，原始数据通过matlab来输入，输出给matlab来显示结果

IRIG_B解码器，直接解码IRIG_B DC(IRIG_B decoder)

verilog编写的SDRAM实验，有串口调试助手和相关资料！！！！！！！！！！！！！！！！！！！！！(Verilog prepared by the SDRAM experiment, a serial debugging assistant and related information!!!!!!!!!!!!!!!!!!!!!)

异步FIFO 输入: 16bit 输出:16bit 深度:256(Asynchronous FIFO Input: 16bit Output: 16bit Depth: 256)

tdma参数化模块。可以自动生成2的n次的tdma哥时隙，用户可根据需要自己配置参数(tdma see the number of model lumps. 2 n basis following manner tdma chance possible 以自 dynamic generation, for root needed self-placement see number)

说明：  高速流水的SDRAM控制器，最高速度可达速度在200M左右(high speed SDRAM controller)

在MATLAB的SIMULINK中，用DSPBUILDER实现计数功能，控制LED指示灯.(In MATLAB SIMULINK, DSPBUILDER is used to realize counting function and control LED indicator lamp.)

说明：  Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC

这是一个简单的方式来创建一个 verilog 模块为 7 段的目的，是很容易阅读和它可以测试您的 nexys 4 对 FPGA。

串口控制器，基于vivado软件下开发，包含代码及管脚分配文件(Serial port controller)