登录
首页 » VHDL » 修改后的展位乘法的两个华莱士算法签名和签名二进制数

修改后的展位乘法的两个华莱士算法签名和签名二进制数

于 2023-07-28 发布 文件大小:896.70 kB
0 179
下载积分: 2 下载次数: 1

代码说明:

这个项目修改后的展位华莱士算法给出了所需的方法来实现一种高速度和高性能并行计算的复数模拟乘法器。设计的结构使用基数 4 修改 Booth 算法和华莱士树。这两种技术来加速增殖过程,作为他们的能力,以减少局部产品代到 11/2 和压缩部分产品期限按比例为 3 ∶ 2。尽管如此,携带保存加法器 (CSA) 是用来增强系统的加法过程的速度。设计了系统有效地使用 VHDL 代码为 8 x 8 位签署数字和成功的模拟. Booth 型乘法器可以减少迭代步长,以执行乘法比较常规步骤操作次数。Booth 算法 "扫描" 乘法器操作数,并跳转到链的这种算法可以减少产生相对于常规的乘法算法,每个位的乘数乘以与被乘数和部分产品对齐和加在一起的结果所需的加法次数。更有趣的是加法次数是数据依赖

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • OQPSK_fading
    OQPSK在AWGN和频率选择性衰落信道中的仿真(OQPSK the AWGN and frequency selective fading channel simulation)
    2021-04-05 21:49:03下载
    积分:1
  • half_adrrrrder
    FPGA上的一个半加器实例程序,通过测试,可以直接运行在fpga开发板上。(One and a half adder example on FPGA program, through the test, can be run directly on the FPGA development board)
    2013-12-01 12:01:31下载
    积分:1
  • v5_emac
    以太网的FPGA程序实现以太网的FPGA程序实现以太网的FPGA程序实现(enternet verilog fpga)
    2013-12-15 23:08:11下载
    积分:1
  • DE2_70_Control_Panel_v1.3.0
    DE2-70开发板中附带的控制面板,可以读取存储器中的数据,这个可以正常连接和读取,有好几版本的,有的不能用,而这个经过我亲自测试。(DE2-70 development board comes with a control panel, you can read the data in the memory, this can be properly connected and read, there are several versions, and some can not be used, and this after I personally tested.)
    2012-10-06 22:29:11下载
    积分:1
  • complete with verilog language development USB2.0 IP source code, including docu...
    完整的用VERILOG语言开发的USB2.0 IP核源代码,包括文档、仿真文件-complete with verilog language development USB2.0 IP source code, including documentation, Simulation documents
    2022-08-22 09:20:17下载
    积分:1
  • xintf-fpga
    本程序主要是实现xinlinx fpga与dsp之间的双工通信(This program is to achieve duplex communication between xilinx fpga and dsp)
    2021-02-10 18:29:52下载
    积分:1
  • iic_m
    该代码实现了IIC对24C02的读写,写采用页写的方式,读采用随机的方式。(This code implements the IIC on 24C02 read and write, write, write using the page mode, read random way.)
    2015-10-10 10:49:48下载
    积分:1
  • jjiaotongdeng
    实现fpga上交通灯的设计,可以在开发板上实现红绿灯(Design of traffic lights on FPGA)
    2018-08-28 16:42:27下载
    积分:1
  • ByteBlasterII 下载线的制作
    ByteBlasterII 下载线的制作-Download ByteBlasterII production line
    2023-03-03 07:20:04下载
    积分:1
  • SDRAM_DDR
    SDRAM_DDR控制器verilog代码及中文说明文档。(The SDRAM_DDR controller Verilog code and documentation in chinese.)
    2013-02-06 10:48:57下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载