登录
首页 » Verilog » dds

dds

于 2023-07-28 发布 文件大小:15.37 kB
0 198
下载积分: 2 下载次数: 1

代码说明:

dds叫数字频率合成计,是一种在FPGA广泛使用的信号生成方式,根据频率可控,比一般的信号优点很多。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Desktop
    说明:  qpsk的fpga实现,包含调制和解调部分,使用verilog语言(FPGA implementation of QPSK)
    2019-03-16 02:52:26下载
    积分:1
  • sv fifo 环境
    异步 fifo 证实使用系统 verilog.100 英寸 %功能覆盖率和代码覆盖率已经 provided.environment createddifferent 测试用例为了满足要求而编写的。
    2022-03-21 21:10:30下载
    积分:1
  • rs_decode_31
    RS码的FPGA编码文件,QUARTUS工程(The RS codes FPGA encoded file, QUARTUS engineering)
    2013-03-11 19:21:46下载
    积分:1
  • ad4003
    AD4003的Verilog程序,验证有用(Verilog code for AD4003)
    2020-08-24 08:18:16下载
    积分:1
  • 以太网MII接口程序
    在以太网通信中,连接MAC与物理层需要使用MII接口,此程序提供了MII接口的详细设计。
    2022-03-26 09:45:46下载
    积分:1
  • dds_ok1
    说明:  基于FPGA的信号发生器,产生了正弦波,方波,锯齿波和三角波四种波形,按下一次按钮,波形切换一次。按下另一个按钮,改变波形的频率(The signal generator based on FPGA can generate four kinds of waveforms: sine wave, square wave, sawtooth wave and triangle wave. Press the button once and switch the waveform once. Press another button to change the frequency of the waveform)
    2020-09-16 18:30:37下载
    积分:1
  • 廉价 FPGA 实现模拟示波器方式显示
    用廉价 FPGA  实现 模拟示波器方式的显示,含 Quartus II 工程文件,原理图 PCB 图。
    2022-03-19 14:27:15下载
    积分:1
  • RC6-block-cipher-using-VHDL
    VHDL implementation of RC6 encryption algorithm Test file represent applying all zero input and all zero key note that result is correct but bytes positions are swapped
    2020-12-01 22:09:26下载
    积分:1
  • VGAtuxiangxianshi
    用FPGA实现 VGA显示的图像显示控制器设计 用VHDL实现 硬件实现是屏幕上面出现彩色条纹(VGA display with FPGA image display controller design Using VHDL hardware implementation is colored stripes appear above the screen)
    2014-05-19 14:07:57下载
    积分:1
  • 设计 verilog 蓝牙模块
    蓝牙是一种标准协议的设备 (如手机、 掌上电脑、 个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP,开源免费蓝牙基带控制器和高层次软件栈
    2022-01-21 00:55:09下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载