verilog 实现ML检测算法

sp605_multiboot_rdf0028_13.2_c 主要进行ICAP内部配置，在mutlboot中使用内部接口ICAP，通过state machine 控制ICAP读取 寄存器的状态值。还需要进行bit swap 对指令进行位交换

说明：  采用Verilog编写AD9467配置文件(Using Verilog to write ad9467 configuration file)

说明：  基于RTL8211以太网芯片开发的以太网通信代码，使用Quartus编程，FPGA板子为开发者(Ethernet communication code based on rtl8211 Ethernet chip, using quartus programming, FPGA board for developers)

axi协议中的full子协议，可用于直接访问zynq器件的ddr器件。(The full sub protocol in the Axi protocol can be used to direct access to the DDR device of the zynq device.)

verilog，FPGA的TDC电路设计(verilog ，TDC base on FPGA)

使用CycloneIV芯片，实现对高精度ADCad9226的数据采集。内有详细代码说明，并附有调试结果(Use CycloneIV, to achieve high-precision data acquisition ADCad9226. Along with debugging results)

提供了比较详细的crc编解码，有8、16、24、32可以选择，可以进行重复编码，重复触发，对学习crc有很大帮助，采用了LFSR模式编写

how to use step motor control

基于fpga的位同步信号提取仿真 使用vhdl语言 quartus(To use vhdl language quartus fpga bit synchronization signal extraction-based simulation)

浮点系统是为在大动态范围内提供高分辨率而开发的。当动态范围有限的定点系统出现故障时，浮点系统通常可以提供解决方案。然而，浮点系统带来了速度和复杂性的惩罚。大多数微处理器浮点系统符合已出版的单精度或双精度IEEE浮点标准。