在DE2lcd上实现字符显示

FPGA UART 发送端程序 verilog语言编写 9600波特率 实用(UART transmit side program verilog language 9600 baud)

基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU，内含源代码和实验设计报告及实验仿真截图，与大家共享~

control stepper motor by fpga card with vhdl program

使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)

r80515源代码，包含说明文档。FPGA验证通过(r80515 source code, including documentation. Verified by FPGA)

用verilog实现64点，128点，256点的fft(64 points, 128 points, and 256 points FFT are implemented with Verilog)

它是基于Verilog硬件描述语言浮动乘法器的数字化设计。该设计可以实现全功能，是更好的灵活性，其理论基础上浮动计算并补偿位移倍增。

资源描述 说明： 结绳模块(Pluse2Toggle): 负责延长待采样信号 同步模块(Synchronization)：负责双触发器锁存 解绳模块(Toggle2Pluse)： 负责将长信号转换成脉冲信号 支持信号从快时钟域到慢时钟域，也支持信号从满时钟域到快时钟域，

用verilog语言编写的步进电机加减速控制算法，可选择梯形曲线或S型曲线算法(Verilog language stepper motor acceleration and deceleration control algorithm, you can choose the trapezoidal curve or S-curve algorithm)

fft1024 verilog 代码 可以编译成功 建议下载学习(The fft1024 verilog code can compile successful Suggestions for download learning)