IIC实现7个寄存器写数据

基于FPGA 16QAM解调verilog代码，(16QAMdemoluator veriliog)

4位密码锁，可设置密码，三次密码错误后，锁死，密码错误报警，密码错误红灯亮，密码正确绿灯亮，基于FPGA实现，Cyclone II  EP2C35F672C6 仅供参考

fifo程序代码，程序编写，测试仿真图形，方便，比较实用(fifo code, programming, testing, simulation graphics, convenient and more practical)

本设计旨在实现一种硬件解码模块，这种解码针对ASN.1基本编码规则下的APDU的数据。这种解码模块可以应用在符合GB61850-8-1和GB61850-9-2标准下的GOOSE和SV的MAC层 帧的解码。          本设计亦可以解码通用的ASN.1基本编码规则下的TLV数据流。数据的TAG要求值不大于30，数据的长度范围为1≦LENGTH≦2047，TLV的层级结构不大于4级，整体的数据长度不大于2047。如果需要更大的解码能力则需要修改设计以满足需求。

采集外部设备的电压值，用FPGA内部自带的XADC(Collect the voltage value of the external device and use the internal XADC of the FPGA)

ad9957的资料，内含有命令字生成器，适合使用该芯片的开发人员(ad9957 data, contains the command word generator for developers using the chip)

This is code of UVM CALLBACK function.

基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,基于视频的运动跟踪(System Generator based image processing engineering, multimedia processing on FPGA source, video-based motion tracking)

SRAM读写测试，每秒进行一次单字节SRAM读写，使用chipscope观察时序波形(SRAM read and write test, a single byte SRAM read and write every second, using chipscope to observe the timing waveform)

VHDL code for 32 byte RAM