用verilog通用移位regisister

FPGA流水灯程序  适合新手学习FPGA，板子用的是Altera,只是其中一种方法，简单的会了，以后就不成问题了

Shift reg in vhdl, a first example to start

说明：  华为 Verilog基本电路设计指导书--本文列举了大量的基本电路的Verilog HDL 代码，使初学者能够迅速熟悉基本的HDL 建模；同时也列举了一些常用电路的代码(Huawei Verilog basic circuit design instruction)

XAPP585 serdes_1_to_7 and serdes_7_to_1 data

通过UART在FPGA数码管上显示经纬度坐标的代码(By UART displayed on FPGA digital latitude and longitude coordinates of the code)

关于一个串行数据输入 根据时序将数据分两路输出的程序 (on a serial data input timing will be based on output data using two procedures)

能够完美产生数字地面电视（DTMB）的信源的程序。帧头模式为模式一。信道可选择，信号加入频偏，延时，后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)

说明：  实现FPGA多字节的稳定串口通信，改编自特权同学的FPGA代码(Realize the stable serial communication of multi-byte FPGA and adapt the FPGA code from Quan via Quartus by Verilog)

ov5640的驱动代码，包括寄存器初始化，cmos图像的捕获，ddr内存的驱动，LCD驱动等。

Verilog编写的串口通讯下解码状态机(Verilog serial communication prepared under the decoder state machine)