登录
首页 » VHDL » "Verilog HDL Design Guide" 4

"Verilog HDL Design Guide" 4

于 2023-06-21 发布 文件大小:4.09 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

《Verilog HDL 程序设计教程》4-"Verilog HDL Design Guide" 4

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助...
    在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助-In VHDL on the preparation of a UART communication protocol, for FPGA development of great help
    2022-01-25 23:42:19下载
    积分:1
  • FPGA
    基于FPGA实现移位乘法功能,已经验证,十分好用。-FPGA-based multiplication realize shift function, has been verified, is very easy to use.
    2022-02-07 13:03:46下载
    积分:1
  • example
    一个电子秒表,最大显示59.99,具有暂停和reset功能(An electronic stopwatch, the maximum display 59.99, with a pause and reset functions)
    2013-12-17 12:28:14下载
    积分:1
  • 布斯算法
    展位的乘法算法 is a 乘法算法两者相乘得两个签名二进制 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-10-19 10:20:03下载
    积分:1
  • SASX
    说明:  Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
    2020-06-24 11:40:02下载
    积分:1
  • these files are written in verilog but i am uploading in text format
    these files are written in verilog but i am uploading in text format
    2022-02-06 16:09:07下载
    积分:1
  • bhaswatiml
    matlab code for communication
    2013-11-07 00:43:24下载
    积分:1
  • word_aligner_8bit_test
    说明:  CMV2000的对齐模块,适用于其他对齐模块,自行修改(CMV2000 alignment module, suitable for other alignment modules, self-modifying)
    2020-06-16 07:00:01下载
    积分:1
  • 多功能信号发生器
     采用quartusⅡ仿真软件实现多功能信号发生器的FPGA设计,当输入端有时钟信号输入时,各个信号发生器模块独立运行,独立存在,发出各种信号,这些信号作为数据选择器的输入信号,在数据选择器的作用下,波形切换到相应的模块输出,将通过示波器显示出相应的波形图。
    2023-04-09 20:10:34下载
    积分:1
  • 2011-diansai-E
    2011年 电赛 E题 简易数字信号传输性能分析仪FPGA信号发生部分 包括m序列,伪随机序列,曼彻斯特编码 程序 和单片机部分程序(2011 CEC E title simple digital signal transmission performance analyzer FPGA signal part of the program and single-chip part of the program)
    2012-02-23 10:11:07下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载