-
feibonacc序列产生模块
斐波那契数列序列产生模块,对于学习有限状态机(FSM)和数据通道(FSMD)的朋友来说很有用处,包括斐波那契数列的产生模块以及测试模块,
- 2023-03-07 02:50:03下载
- 积分:1
-
memristor
忆阻器的SPICE建模模型说明及仿真结果说明(Memristor SPICE modeling and simulation results show that the model describes)
- 2020-11-29 17:09:31下载
- 积分:1
-
Beamforming
基于FPGA的波束形成,包括ad转换,数据存储等部分。。(FPGA-based beamforming, including ad conversion, data storage and other parts. .)
- 2016-04-25 11:12:30下载
- 积分:1
-
Taxi-automatic-billing
出租车自动计费系统的verilog程序代码(Taxi automated billing system verilog code)
- 2009-10-08 10:07:15下载
- 积分:1
-
ISE
设计一4位比较器,画出门级电路图,用verilog语言完成设计。
(Design a four comparators, drawing out level circuit diagram, complete the design using verilog language. )
- 2015-12-11 21:16:12下载
- 积分:1
-
irig_b
用来实现IRIG_B码的解码程序,在XILINX ISE上运行过没有问题,(Used to achieve IRIG_B code decoding process, in XILINX ISE run-off is no problem,)
- 2021-04-06 14:49:03下载
- 积分:1
-
基于 FPGA 的红跟踪
的红色检测算法作品通过检查每个像素,因为它通过该模块并决定它是否是红色。rSquared"、"gSquared"和"bSquared"是为了在使用寄存器进行分类和确定当前像素是红色的还是不基于距离公式。
如果确定该像素是红色,它突出显示为红色,并外框的坐标更新,如果它尚未包含此像素。
然而,如果该像素确定不是红色,然后有可能会发生的几宗。第一次的情况下,如果不是红是当前像素是否位于我们的边界框的边界。我们跟踪的当前和以前的外框,和如果当前像素躺在任何一种,该像素分别显示为绿色、 蓝色、 青色和紫色。如果当前像素不是对任何边界框,但在当前的边界框的区域内, 像素显示在其原始颜色。
- 2022-05-31 17:34:29下载
- 积分:1
-
DES加密算法的VHDL实现,采用流水线技术实现
DES加密算法的VHDL实现,采用流水线技术实现(The VHDL implement of DES encrypt algorithmic)
- 2020-07-01 03:00:02下载
- 积分:1
-
test_ad9852
使用FPGA来控制DDS信号的产生,从而达到高频信号产生的目的。使用的DDS芯片为AD9852,在QuartusII下编写。(Using the FPGA to control the DDS signal generation, so as to achieve high-frequency signal generation purposes. Use of DDS chip AD9852, in the QuartusII prepared.)
- 2010-01-27 17:02:16下载
- 积分:1
-
基于FPGA的SPI flash 模型,包括对Flash的擦除、读、写等。
基于FPGA的SPI flash 模型,包括对Flash的擦除、读、写等。
- 2022-02-02 09:48:45下载
- 积分:1