OFDM_Verilog实现

这个是vhdl中很常见的jk filpflop的文件只用于很小数位的变化 其中的jk文件是up down运算都符合的(This is a very common vhdl jk filpflop file is only used for very small changes in a digital file which jk is up down operations are met)

沃尔什函数发生器工程文件，Quartus Ⅱ 13.0版本(Walsh Function Generator)

C源碼16C550 串口驅動，使用中斷收送RS232資料(16C550 UART Driver)

verilog 简易频率计的设置，包括整个工程(verilog simple frequency meter settings, including the entire project)

a power point presentation presenting how to impliment EMF and GMF with DDS

该文件中包括整套的用FPGA控制的nrf24l01的收发消息功能。通过用温度传感器ds18b20，在一个FPGA中测出温度，然后用无线nrf24l01发送出，在另外一个FPGA中的nrf24l01中接收发送过来的数据，并进行处理，并将测试出的温度数据用数码管读出。该文件为整套代码，在ep4ce22f17中测试成功。

本模块适合所有红外接收端，使用时请注意修改地址码，要接收的就是识别用户码，代码里有标注，谢谢大家的支持！

这是ADC CS5368的verilog hdl驱动代码。可以驱动多个ADC CS5368，省去了底层ADC的驱动

说明：  ADC AD7768-1单通道24bitADC驱动程序(ADC ad7768-1 single channel 24bit ADC driver)

数字自动增益控制 AGC （automatic gain control） Verilog(automatic gain control Verilog)