单通道视频HDMI显示

This is a divider, which is depicted as well. It is a programming language Vhdl.

Eliminate the program of key bounce

基于altera公司MAX10型FPGA的ADC调试程序(ADC-based debugger altera company MAX 10 type of FPGA)

交通灯 通过测试 有测试文件，其中timer_test.v为测试文件，可用于modelsim仿真测试用，timer.v为分频模块，可调节分频常数以适应不同的时钟频率，使输出时钟频率达到1Hz。light.v为交通灯控制灯的亮灭信号，digitron.v为交通灯数码管控制倒计时模块。整个交通灯为四相模式，有左转，倒计时为四个路口的。希望对共同学习verilog的同学有帮助！

卷积码编码译码程序以及其modelsim仿真波形文件等(Convolutional code encoding and decoding procedures and the Modelsim simulation waveform file)

verilog实现的测试图，可设置分辨率。彩条发生器产生的由三基色、三补色以及黑白八种颜色按照亮度递减的顺序，从左至右依次排列的，竖条纹标准测试信号。 白——黄——青——绿——紫——红——蓝——黑；

说明：  从github下载的，能够参考设计AXI4的协议接口(AXI4 Verilog template)

Control with DAC conversion

可以用于学习的示波器读取显示存储简单处理软件~希望可以对各位有用，用Verilog语言编写而成的,顶层加各个模块的分析，都有，希望有用~~~~~~~~~~~~~~~~~~~~~~

说明：  demo6 蜂鸣器实验 蜂鸣器演奏音乐(demo6 buzzer buzzer experiment playing music)