登录
首页 » VHDL » vhdl

vhdl

于 2023-05-18 发布 文件大小:6.05 MB
0 156
下载积分: 2 下载次数: 1

代码说明:

vhdl表示与综合,原书第二版,中文版,比较全,用超星打开-vhdl

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • walsh
    沃尔什函数发生器工程文件,Quartus Ⅱ 13.0版本(Walsh Function Generator)
    2020-07-03 08:20:01下载
    积分:1
  • 数字频率计~ VHDL 实现 可以实现频率的测量和现实的功能 8位
    数字频率计~ VHDL 实现 可以实现频率的测量和现实的功能 8位-digtal frequency tester (use vhdl) can be used to test frequency (8bit)
    2022-04-10 23:14:01下载
    积分:1
  • 一种用于乘数的8x8的制备采用Verilog HDL语言
    一个用VerilogHDL语言编写的8X8的乘法器-a Verilog HDL language used in the preparation of the multiplier 8X8
    2023-08-11 06:05:03下载
    积分:1
  • VHDL_to_UART
    用VHDL编写的串口通讯程序,包括几个不同的程序例子,也可以用verilog进行改写。()
    2007-08-09 09:54:40下载
    积分:1
  • 智能抢答器
    四人抢答器,包括主持人清楚按键,抢答后屏蔽其他三人的继续抢答,同时答题时间开始,答题时间三档可调。时间到后蜂鸣器发声,指示灯亮起。
    2022-06-13 04:37:19下载
    积分:1
  • In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Ver...
    在Altera芯片2C35F672平台上的FFT程序,采用DSPBuilder5.0,生成Verilog文件。开发环境:QuartusII5.0。-In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Verilog file. Development Environment: QuartusII5.0.
    2022-03-16 05:08:13下载
    积分:1
  • LVDS_RX
    说明:  lvds_rx IP核硬件设计代码,使用时注意LVSD_RX模块的延时参数的设置,3.5倍时钟相位的设置(Lvds IP core hardware design code, when using the attention LVSD module delay parameter settings, 3.5 times the clock phase settings)
    2021-04-26 11:38:45下载
    积分:1
  • TLC1620
    基于FPGA的Verilog语言实现的六十进制计数器(FPGA-based Verilog language implementation of six decimal counter)
    2015-04-23 16:23:15下载
    积分:1
  • 芦苇
    reed-solomon译码器。共有7个文件,分别为译码器的7个模块。-reed-solomon decoder. A total of seven papers, respectively, the decoder module 7.
    2022-02-01 03:32:01下载
    积分:1
  • 计数器的VHDL语言
    这个程序VHDL计数器计数二进制数并显示脉冲易于程序计数器的VHDL,我们需要了解逻辑电路的VHDL语言的程序员
    2022-12-04 13:20:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载