用Verilog实现的中值滤波代码

快速付里叶变换子程序所需 RAM 空间以输入的首地址为基址,向增加的方向扩展(Fast Fourier Transform subroutine RAM space required to input the first address of the site was to increase the direction of expansion)

VHDL Bible. It is a must read for any front end vlsi designer.

也是网络上面下载的，个人感觉写的不错，已经用于商业代码中：des加密算法的vhdl和verilog源程序 

这个是讲pll的具体用法的,一般在fpga设计中都会用到 他,这个是lattice的xp2的pll的介绍,不过,fpga 都是相通的其他两家也差不多(Pll say this is the specific usage, the general design in the FPGA will use him, this is the lattice of the pll of xp2 introduction, however, fpga are connected to other two similar)

Synthetic Aperture Radar (SAR) imaging simulation target, Using wavelet denoising thought, LCMV optimization design array signal processing.

基于UVM的CRC电路验证程序，包含基本的CRC电路模块，testbench，给出了UVM的实现

基于verilog的DDS设计,内附代码,仿真环境等说明(the DDS design based on verilog)

说明：  mojo v3 complete eagle schematic

说明：  按键消抖,避免按键抖动造成信号误触发，增大按键输入的可靠性(Key jitter elimination, avoid key jitter caused by signal error trigger, increase the reliability of key input)

LED 流水灯例程  本章将介绍从新建一个项目， 以及到最后下载到 FPGA 的全过程，让初次接触 FPGA 的朋友，如何使用 FPGA 进行一个简易项目的开发，有个直面的感性认识，只有通过学习本章的内容，您才算是 FPGA 开发入门了。在投简历的时候才可以夸张的说熟练掌握 FPGA 的开发啦(^_^)。  在例程中，我们要做的是流水灯实验，顾名思义就是要 LED 像流水一样的点亮，这样说吧，就是先单独点亮第一个，然后点亮第二个，然后……。不解释这么多了， 大家还是看实验结果吧！