des加密算法的vhdl和verilog源程序

the interface design of pcie based on FPGA

rc6 algorithm designed based on verilog and is verified

通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)

vivado入门使用介绍，初学者入门学习(vivado Instructional pdf)

CycloneIV控制采样芯片AD9248-20MHz，VHDL语言(CycloneIV control sampling chip AD9248-20MHz, VHDL language)

反向转换器模量集 {2n + 1、 2n、 2n 1} 提出了。中国剩余定理的简化 为了获得一个反向转换器的使用 mod-{2n-1} 操作。这里的显式使用模量的负担将被丢弃。这些反向转换器用来寻找乘法逆的 RNS 价值。为了限制我们使的范围使用中提出的变换器和最好的相当先进的转换器 cyclone2 fpga 基数 8 展位修改 rns 乘法器。当比较其他转换器此体系结构可节省电力、 地区、 延迟和成本降低

16点FFT的verilog实现，可以在FPGA上实现，实现硬件加速

说明：  实现简单的硬件加法器、除法器，实现源码文中注释(Realize simple hardware adder and divider, realize source code)

说明：  FPGA 学习实例 动态时钟、面积、速度优化相关代码(Codes related to dynamic clock, area and speed optimization for learning examples of FPGA)

AHB 主设备和从设备在 verilog 实施。在项目中定义的主要功能是： 所有类型的爆裂增量、 缠绕、 连续和非序贯、 流水线的交易。试验台进行了核查