登录
首页 » VHDL » LFSR模块,单个模块,实现移位寄存器,生成测试用pattern

LFSR模块,单个模块,实现移位寄存器,生成测试用pattern

于 2023-05-12 发布 文件大小:2.33 kB
0 152
下载积分: 2 下载次数: 1

代码说明:

LFSR模块,单个模块,实现移位寄存器,生成测试用pattern-LFSR

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog 入门概述 新手学习资料
    verilog 入门概述 新手学习资料-Getting Started with an overview of novice learning materials verilog
    2022-03-09 23:40:45下载
    积分:1
  • 这些是Verilog文件但我上传文本格式(记事本)
    these are verilog files but i am uploading in text(notepad) format
    2022-12-19 09:00:04下载
    积分:1
  • PAL_VGA
    基于FPGA的PAL_VGA转换器的实现.pdf(FPGA-based PAL_VGA converter implementation)
    2009-03-17 14:13:36下载
    积分:1
  • Datasheets
    关于ALTERA DE2板上的文档资料,包括应用实例,用户文档和板上常用器件的技术文档(datasheets of ALTERA DE2)
    2010-03-10 10:14:08下载
    积分:1
  • Verilog based on the eight
    基于Verilog的八层电梯设计,能够实现自动化的电梯控制。-Verilog based on the eight-lift designed to automate the elevator control.
    2022-08-13 02:17:13下载
    积分:1
  • chaotic_1d
    说明:  一维超混沌随机数的生成verilg,还有testbench仿真激励,modelsim的仿真工程。(The generation of one-dimensional hyperchaotic random number verilg, testbench simulation stimulation and Modelsim simulation engineering.)
    2020-05-11 12:45:42下载
    积分:1
  • VHDL源代码包
    VHDL源代码包-VHDL source code
    2022-05-22 07:07:38下载
    积分:1
  • ymq.ppt.tar
    掌握二-十进制(BCD码)异步计数器的工作原理和设计方法; 掌握中规模集成二-五-十进制异步计数器74LS90的功能及其应用;(Master II- Decimal (BCD code) the principle and an asynchronous counter design grasp the scale of integration in two- five- Decimal asynchronous counter 74LS90 features and applications )
    2011-04-26 21:53:37下载
    积分:1
  • COSTAS_LOOP
    用verilog编写的科斯塔斯环,希望有帮助(Costas loop written in verilog helpful)
    2012-10-31 23:01:23下载
    积分:1
  • 3.4
    移位除乘法器带testbench好用的工程(Useful addition to the shift multiplier works with testbench)
    2011-07-26 10:54:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载