CPLD / FPGA解码器RS（204188）of the Verilog程序

基于CPLD的38译码器程序设计，使用VHDL语言编程，38译码器显示在数码管上。

verilog基础练习，介绍怎样编写测试文件和仿真-Verilog based on exercises, how to introduce the preparation of test documentation and simulation

ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER

音频编解码器 （ADPCM 1 位）代码是准备 Altera 旋风 II DE1 起动器板和它进行了测试，您可以修改代码，并使用它们在任何项目中。岩心描述：采样频率： 44100hz频道： 立体声比特率： 1 位每 Sample(So it is: 44.1 * 2 = 88.2kbps)压缩比： 16： 1VHDL 代码包括：1 位 ADPCM Decoder(x2)、 I2S Driver(x1)、 I2C Driver(x1)、 快闪记忆体 Driver(x1)，键盘 Driver(x1)、 LED Bar(x1)、 容量和配置 Engine(x1)。Codec(Encoder/Decoder) 是可以使用它来编码 PCM 原始的波形文件，然后刻录的 Win32 应用程序中可用 *。DJ 文件到闪光灯，确保 flash 不是已经清楚 （你可以使用 EDK 控制面板来清除和程序 flash） 在 FPGA 上运行的代码。那里是没有专利或版权，这免费的每个人在任何项目中使用。

任意奇数分频，只要修改N即可实现 可验证-Arbitrary odd-numbered sub-frequency, as long as the modified N can realize verifiable

说明：  risc 8 by coonan compatible with PIC16C57

采用CORDIC算法的直接数字频率合成器的设计(CORDIC algorithm uses direct digital frequency synthesizer design)

任意数据发生器的源代码-arbitrary data source code generator

用VHDL语言编写的串口通讯模块，可以实现发送和接受功能。-A UART module writen in VHDL.

小家电常用芯片HT66F0185的UART 使用例子，已在产品使用(Small appliances commonly use UART chip HT66F0185 of example, has been used in products)