FPGA产生纳秒脉冲

16b20b encoder and decoder

完整的FPGA项目，下载即可使用。使用时先指定FPGA（项目使用的是Cyclone IV）芯片型号，指定引脚，然后烧录即可。 本项目明显优于网络上其他的DDS信号发生器，产生波形步进十分精细（可调），最高频率高，波形形状好，并且经过signal Tap II 以及泰克示波器的实际测试。还可以进行波形的拓展，只需要对ROM进行重新编写即可，喜欢的朋友们可以下载。 文件解压后16.3M，压缩后11M，不是那些垃圾、骗积分的帖子，希望可以通过交流来获得进步。本人985高校普通本科生一枚，各位朋友们可以相互交流，喷子走开即可。

verilogHDL语言编写，简单的FPGA脉冲程序，初学者必备。(verilogHDL language, a simple FPGA pulse program, beginners must.)

FPGA控制AD7705进行AD采样verilog代码，测试了可以直接用

通过一个计数器来实现输出信号的占空比要求，可以将duty_cycle分配到拨码开关上,LED分配到发光二极管上,然后调节拨码开关,即可看到LED的亮度发生变化.(The duty cycle of the output signal can be assigned to the dial switch by a counter, and the LED can be assigned to the light emitting diode. Then the brightness of the LED can be seen by adjusting the dial switch.)

应用布莱克曼窗实现FIR滤波器，并绘制相应波形图案(Application Blackman window FIR filter, and draw the corresponding waveform pattern)

R S编 解 码 实 现 代 码 verilog语言(RS CODE AND ENCODE)

Verilog语言的流水灯设计程序，对初学者很有用。(Water lights Verilog language design program useful for beginners.)

可用的24位x24位的booth乘法器的verilog代码(24X24 booth muplily)

ds1302时钟驱动程序，已在quartus上验证可以是直接使用(DS1302 clock driver, which has been verified on quartus, can be used directly)