DE2_115_TV开发板例程，含SDRAM及异步FIFO应用

时钟司程序测试所选定的值 （32 位）。填空 Altera QuartusII Verilog。

本代码基于Xilinx FPGA开发平台，采用Verilog语言编写，完整SRAM所有功能。已经过测试验证。

EGO1快速上手指南，适用于新手进行学习(EGO1 Quick Start Guide)

Link the VGA adapter located in the altera DE2board to a monitor

说明：  模拟交通灯 verilog CPLD EPM1270 源代码(Simulation of traffic lights verilog CPLDEPM1270 source code)

说明：  VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)

该程序实现最小频移键控信号的调制解调，经测试无误。(The program implements minimum shift keying signal modulation and demodulation, tested and correct.)

企业用verilog代码风格规范 本规范规定了IC设计项目开发过程中VerilogHDL源代码的编写总则、要求及模板文件。(Enterprises with verilog code style guide for the preparation of this specification General IC design project development process VerilogHDL source code, requirements and template files.)

说明：  基于EasyFPGA030的直流电机控制电路设计和四位数字密码锁。(DC Motor Control Based on EasyFPGA030 circuit design and four-digit combination lock.)