登录
首页 » Verilog » 基于VGA显示的10路逻辑分析仪

基于VGA显示的10路逻辑分析仪

于 2023-04-08 发布 文件大小:3.29 MB
0 168
下载积分: 2 下载次数: 2

代码说明:

FPGA 的VGA显示应用。最大采样频率100M,共十个采样通道,存储深度为每通道1024位。带时间标线,显示区域可移动。最终将波形数据显示到VGA显示器上。用Quartus ii进行设计,仿真工作。最后可在开发板上进行硬件测试。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Study_Test
    说明:  实现简单的硬件加法器、除法器,实现源码文中注释(Realize simple hardware adder and divider, realize source code)
    2020-06-21 05:20:01下载
    积分:1
  • VHDL程序
    利用QuartusⅡ6.0对所设计的出租车计费器的VHDL代码进行仿真,并在FPGA数字实验系统上实现了该控制。(The Quartus II 6 is used to simulate the VHDL code of the designed taxi billing device, and the control is realized on the FPGA digital experiment system.)
    2017-12-14 12:35:23下载
    积分:1
  • AES加密算法verilog源码
    AES加密算法verilog源码 This project is the hardware implementation of the  Advanced Encryption Standard with a key size of 128 bits. The implementation adheres to the FIPS-197 document which explains the same.The core can do both encryption as well as decryption.The documents aes_arch.doc and aes_tb_readme.txt give further details of the rtl implementation and test bench respectively. This code was written originally with 128 bit ports for both input and key but later converted to 64 bits each to save on i/o pins. It can be reverted back easily if one just changes the port widths and dispenses with the load signal in the top module and making approriate changes in process where load is used.Synthesis results have been included for Xilinx Spartan-3 device.The directory structure of the project is as under- AES128
    2023-05-16 03:30:03下载
    积分:1
  • Verilog LED 斯巴达 6
    此代码是 verilog 代码和斯巴达 6 模型规范代码。欢迎大家下载、试用。谢谢大家的支持。
    2022-03-01 23:14:35下载
    积分:1
  • CJQ-V1.0-fpga
    实现FPGA对AD芯片AD7060的控制,程序代码的注释很多,易学易懂,适合初学者学习使用(it is good ...)
    2013-10-10 11:20:31下载
    积分:1
  • SD_rtl
    用verilog实现sd卡读写,亲测可用(Implementation of SD card read and write with Verilog)
    2020-12-27 21:49:02下载
    积分:1
  • axi full 驱动代码
    fpga下使用的ip核代码 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少.
    2022-06-13 02:12:03下载
    积分:1
  • 50846288C
    verilog 硬件编程实现bpsk调制(verilog hardware, programming bpsk Modulation)
    2009-10-29 20:20:33下载
    积分:1
  • vhdl-golden-reference-guide
    vhdl golden reference guide
    2012-12-31 03:56:13下载
    积分:1
  • Tutorijal 6
    说明:  Ovo sto saljem je tutorijal 7 sa vhdlom
    2018-12-22 06:47:31下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载