网站首页

axilite_axistream_bfm

于 2023-04-06 发布文件大小:22.54 kB

 0  151

下载积分: 2 下载次数: 1

我要下载

代码说明：

axilite_axistream_bfm，有了这个仿真模型，可以模拟AXI总线的读写时序，开发用户自定义功能的IP核，再也不用频繁的下载到FPGA开发板中测试了，也不需要使用繁琐的逻辑分析仪如chipscope、signaltap等工具调试代码，一切bug都可以在仿真过程中解决掉。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

vjtag
说明： quartus vitual jtag代码使用接口，通过该接口模板方便使用者通过jtag在线读取FPGA的数据。(The quartus virtual JTAG code uses an interface, through which users can read FPGA data online.)

2020-05-06 09:42:50下载

积分：1
Dodge_block
用Verilog实现的基于FPGA的简单避障游戏(A game based on FPGA,using Verilog)

2020-07-29 22:38:39下载

积分：1
录像带上 ALtera DE2 教育委员会，旋风 2
录像带上 ALtera DE2 教育委员会，旋风 2 EP2C35F672C6

2023-03-26 21:50:03下载

积分：1
This code is used for mpeg-2 encode,transform 188bit to 204bit(RS code)

2023-08-30 09:30:03下载

积分：1
netlist
vhdl program of matlab file converted to vhdl

2015-02-06 21:21:13下载

积分：1
IIC-SOPC
SOPC系统的I2C代码直接可用，可作为ＩＰ核用到自己的系统中(SOPC system I2C code directly available, can be used as an IP core in your system)

2010-10-22 09:51:13下载

积分：1
基于FPGA的四路ov7670摄像头图像采集与VGA显示系统
应用背景应用于多路图像并行采集和显示的场合。关键技术基于华升FPGA图像处理开发板完成了四路图像采集，并送VGA分屏显示，程序全部为Verilog硬件语言编写，摄像头采用OV7670型，程序注释清晰，扩展性强，理论上可以继续扩展多路。

2022-02-01 13:48:05下载

积分：1
forwarding
浙江大学体系结构实验课代码，5级流水线实现旁路和停顿(5-stage pipeline to achieve realization of the bypass pipeline bypass pause 5 pause)

2020-09-26 12:07:46下载

积分：1
electronic-lock-and-VHDL-design
基于Max+Plus II和VHDL的电子密码锁设计(Based on Max+ Plus II electronic lock and VHDL design)

2011-11-17 10:19:40下载

积分：1
my
说明： 64位数据的CRC-32校验的，Verilog实现，算法并行优化(64-bit data CRC-32 checksum, Verilog implementation of a parallel optimization algorithm)

2011-09-17 19:36:16下载

积分：1

696516资源总数
106914会员总数
0今日下载

axilite_axistream_bfm

0 个回复

热门标签

热门下载