-
BLDCM-based-on-NIOS
基于NIOSII的无刷直流电机控制器设计
庄任勤
大连海事大学
硕士论文
电力电子与电力传动
2009年6月
本文介绍了无刷直流电机的工作原理,研究了无刷直流电机的PWM调制方式,实现了基于Nios软核的无刷直流电机控制系统的SOPC设计。系统硬件包括以FPGA为核心的控制电路和用于电机驱动的三相全桥逆变电路,对FPGA及其外围设备的选择和逆变电路的设计做了大量研究工作。软件设计包括在Quartusn中用vHDL语言生成的位置检测模块、电机控制模块和PID调节器的IP核以及在 SOPCBullder中实现NioSH软核和外围IP核的定制和控制软件的设计。重点对PID调节器的FPGA实现做了一些探讨。
本文针对逆变电路的工作方式,运用PWM调制技术,做了全桥调制和半桥调制实验,并对实验结果进行了分析。实验表明,本无刷直流电机控制系统运行性能良好,调试方便,开关噪音小,升级换代容易,为后续的研究工作提供了基础和借鉴。(June 2009 based on the NIOSII the brushless DC motor controller design the Zhuang Renqin Dalian Maritime University Thesis power electronics and electric drive)
- 2013-05-21 09:50:47下载
- 积分:1
-
dds
说明: 实现数字频率合成实验,加载数据ram,形成波形(The experiment of digital frequency synthesis is realized, and the data RAM is loaded to form the waveform)
- 2020-11-10 18:12:36下载
- 积分:1
-
RS_Encoder
具有16个校验位的RS编码器,在FPGA上实现。(With 16 RS encoder, the parity bit in the FPGA.)
- 2012-08-06 11:52:37下载
- 积分:1
-
赛灵思ddr3控制器
赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz,在镁光DDR3上验证通过,位宽32bit,频率800M,改进了时钟生产模块,能够适应任何频率外部时钟。赛灵思ddr3控制器xilinx_ddr3_mig_x32_400mhz,在镁光DDR3上验证通过,位宽32bit,频率800M,改进了时钟生产模块,能够适应任何频率外部时钟。
- 2022-12-27 19:55:08下载
- 积分:1
-
Frequency-measurement
频率计,测量频率。可测范围为100HZ至60khz.测量比较稳定。基于MSPg2553(Frequency meter, measuring frequency. Measurable range 100HZ to 60khz. Stable measurement)
- 2012-08-22 11:59:22下载
- 积分:1
-
liyuanlnx_IP_RAM
FPGA——IP_RAM实验:
创建IPRAM核,单端口,10位地址线(256字节),8位数据线(每字节8byte),读写使能
input [9:0] address;
input clock;
input [7:0] data;
input wren; //置1则写入
output [7:0] q;
LNXmode:控制LEDC显示
1:mode1,从k1~k3输入data的低4位,ledb计时,从0~f,计时跳变沿读取k1~k3的值,存入RAM
8个数之后,从RAM输出数据,用leda显示,同样每秒变化一次(The experiment of FPGA-IP_RAM:
Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)
- 2020-06-22 04:20:02下载
- 积分:1
-
自动计费机
• 自动计费机 (ABM) 是银行信息亭提供给消费者 24 X 7.
• 这些作为数据终端实现便捷的货币交易。
• 在这些无人值守的机器,用户不得不使用 ATM 卡 (卡与帐户信息),并提供个人识别号码 (PIN) 使用一个键盘。当计算机将验证该引脚时,客户获取选择的交易记录。
秉承指示并输入正确的选择,用户可以取款、 存款现金、 更改 PIN 或只是获取有关账户余额信息。
- 2023-03-02 08:30:03下载
- 积分:1
-
Chebyshev-filter
利用matlab设计了一个切比雪夫滤波器,并且对滤波器性能进行了仿真分析。(Using the matlab design a chebyshev filter, and has carried on the simulation analysis on filter performance.
)
- 2013-09-05 20:04:36下载
- 积分:1
-
dct01
Verilog编写的串口通讯下解码状态机(Verilog serial communication prepared under the decoder state machine)
- 2011-01-17 02:40:41下载
- 积分:1
-
sv fifo 环境
异步 fifo 证实使用系统 verilog.100 英寸 %功能覆盖率和代码覆盖率已经 provided.environment createddifferent 测试用例为了满足要求而编写的。
- 2022-03-21 21:10:30下载
- 积分:1