1 _ + + + d5m Nios SoC的TFT

AES 128 bit with various device interface on FPGA

锁相环是通信领域最基本的元件，同时在FPGA上也有广泛的应用，本代码是锁相环PLL的Verilog HDL代码，简单易读，能够实现PLL基本的锁相、分频等功能

通用异步接收器和发射器用于大多数微控制器和微处理器程序描述 uart 模型的基本工作

vivado2017.4下的串口通信的Verilog源码，一次传输8位，包括发送模块，接受模块，顶层模块(Verilog source code for serial communication under vivado 2017.4, which transmits 8 bits at a time, including sending module, receiving module and top module)

本代码仿真了WCDMA小区搜索。cell_search_cpich scramble wcdmasource(This code emulation WCDMA cell search. cell_search_cpich scramble wcdmasource)

说明：  Verilog实现液晶1602显示,学习使用(Verilog LCD1602)

LDPC encoder and decoder, very simple

spi协议的verilog实现，其中包括4个模块，可以达到很大的测试时钟频率，也已经通过了流片验证，FPGA验证。其中有防抖模块来减少防抖。通过状态机实现，既可以串并转换，可读可写

This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing

FPGA与HDMI ADV7511接口源代码(FPGA HDMI Adv7511 interface)