网站首页

故障时钟检测电路的设计

于 2023-04-02 发布文件大小:952.22 kB

 0  180

下载积分: 2 下载次数: 2

我要下载

代码说明：

采用延时锁相环设计时钟延时电路，然后通过比较时钟信号来判断时钟信号是否发生时毛刺。压缩文件是一个VIVADO2015.1写的工程，包括测试文件，verilog语言编写

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

用verilog读取陀螺仪数据并显示
采用50Mhz时钟，对能发送串口数据的mcu6050进行数据的读取与处理。采用8段数码管作为显示模块通过fpga处理后的数据直接显示到数码管

2022-06-03 07:43:39下载

积分：1
matlab程序
说明： OFDM信号的发送与接收，需要自取。时域图，模糊图，削峰。(Sending and receiving of OFDM signal)

2020-12-17 12:56:10下载

积分：1
VHDL
控制电话信令完成忙碌等待回铃音振铃等(Signaling complete control over telephone ring so busy waiting ringback tone)

2010-10-22 20:11:38下载

积分：1
BNN-PYNQ-master
在PYNQ-Z1上搭建二值神经网络(BNN)(Building two value neural network (BNN) on PYNQ-Z1)

2018-01-15 11:34:33下载

积分：1
Timing_Closure
详细讲解时序约束培训教材，有利于更好对时序约束的理解(Timing constraints elaborate training materials, facilitate better understanding of the timing constraints)

2010-08-12 20:02:33下载

积分：1
sdram_module3
能够实现16位的SDRAM的读写，没有仿真文件，只有SDRAM读写的源代码，用Verilog编写(can complete read or write sdram， only include Verilog code and no simulation files)

2013-11-25 12:43:11下载

积分：1
clock
Quartus II软件设计数字电子钟，使用verilog语言编写各个模块生成symbol files，再用原理图方式制作顶层文件。完成的功能有：能够显示时、分、秒；具有清零，调节分钟的功能；具有整点报时功能，声响电路发出叫声； (failed to translate)

2013-05-07 10:11:31下载

积分：1
NiosII_mycpu
基于NiosII 的SOC FPGA验证系统，适用初学者学习Altra Quartus II软件，以及C语言 veriog，以及MCU调试流程

2022-03-19 06:31:20下载

积分：1
SystemC-UART
基于SystemC的Uart模型-----文档(SystemC the Uart model of----- document)

2013-01-24 16:41:35下载

积分：1
Verilog数字系统设计教程(第二版) 夏宇闻
Verilog数字系统设计教程(第二版) 夏宇闻(Verilog Digital System Design Course (2nd Edition) Xia Yuwen)

2020-06-20 18:40:02下载

积分：1

696516资源总数
106914会员总数
0今日下载

故障时钟检测电路的设计

0 个回复

热门标签

热门下载