DDS数字信号发生器

利用DE0nano开发板实现了对用的卷积神经网络(The CNN algorithm is implemented.based FPGA)

verilog实现的FPGA三态以太网链路层通信代码，里面有状态机，并按各个模块的功能分了文件夹，还有说明文档，自定义帧的产生和接收，开发环境为Xilinx ISE，测试无误。(verilog realization FPGA Tri-Mode Ethernet link layer communication code, which the state machine, according to the function of each module sub folder, as well as documentation, self-defined frame generation and reception, the development environment for the Xilinx ISEtest and correct.)

lite pcie 的程序，参考demo可以用来熟悉pcie axi-lite方式

RS编码器的fpga实现，有TESTBench(RS encoder to achieve the fpga, and TESTBench)

基于FPGA的误码测试仪 （已注释） --锁相环-M序列生成模块--数据接口模块- --模拟信道模块---本地M序列生成模块--同步模块--误码统计模块--显示模块-(FPGA-based BER tester)

数字时钟，包括流程图以及编码和完整的实验报告，内容详细丰富。(Digital clock, including flowcharts, and coding and a full lab report, detailed and rich.)

说明：  ahbsram contains all codes of sram

SDRAM的相关资料！包括三星的资料。有大量的论文，有原理图，有仿真程序等。

说明：  芯片验证漫游指南附赠源代码,适合初学者学习(Chip Verification Walkthrough Guide with Source Code)

你好 附上有不同的图像搜索可用的链接的所有图像。