登录
首页 » Verilog » 浮点单元

浮点单元

于 2023-03-23 发布 文件大小:12.74 kB
0 238
下载积分: 2 下载次数: 1

代码说明:

本文档介绍了Verilog双精度浮点内核,这些

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL_biss
    FPGA中针对Biss通讯协议解码VHDL语言源码(FPGA communication protocols against BiSS source decoder VHDL language)
    2021-03-15 19:19:22下载
    积分:1
  • 网络上的芯片
    设计处理最小化路由器端口五口三个端口,这样我们可以节省功耗和面积。
    2023-04-01 01:15:04下载
    积分:1
  • ALOHA
    this program is a simulation for Aloha
    2012-11-13 11:38:10下载
    积分:1
  • McBSP_8bit_Asyn
    基于FPGA的Mcbsp通信源码,经过项目实测检验(Mcbsp communication source code based on FPGA,Through the test of the project.)
    2018-03-19 17:19:17下载
    积分:1
  • 基于XILINX FPGA的OFDM通信系统基带设计
    基于XILINX FPGA的OFDM通信系统基带设计 浙江大学出版社出版 ofdm verilog HDL语言(Baseband Design of OFDM communication system based on XILINX FPGA, published by Zhejiang University press)
    2017-09-04 21:23:49下载
    积分:1
  • 8位简单的RISC-CPU的设计
    精简指令集的整体设计 实现了简单的8位RISC CPU的基础功能,包括加,减,与,或,异或等操作,还可以对RAM进行读取或写入操作。另外,还有RISC_CPU的实验报告,里面包含了RISC-CPU的设计原理及仿真结果。
    2022-02-21 02:35:37下载
    积分:1
  • alu
    this is the vhdl code for the arithmetic logic unit.enjoy!
    2013-08-22 18:51:35下载
    积分:1
  • lic_Xilinx_ISE_Vivado
    这是Xilinx ISE 14.X以及vivado、vivado_hls的license,亲测可用(Xilinx ISE 14.x vivado, vivado_hls license, pro-test available)
    2013-04-26 14:51:09下载
    积分:1
  • audio_verilog
    AUDIO音频模块AN831的录音及播放FPGA代码,测试通过(AUDIO audio module AN831 recording and playback of FPGA code, the test passed)
    2020-09-12 09:27:58下载
    积分:1
  • lab5
    串口控制器,基于vivado软件下开发,包含代码及管脚分配文件(Serial port controller)
    2017-12-07 16:40:56下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载