登录
首页 » Verilog » 译码器的Verilog hdl设计

译码器的Verilog hdl设计

于 2022-04-30 发布 文件大小:20.41 kB
0 229
下载积分: 2 下载次数: 1

代码说明:

实验内容1:利用case语句完成3-8线译码器的设计,并在Quartus Ⅱ中输入。 实验内容2:参照实验一完成3-8线译码器的Testbench文件的编写,并在Quartus Ⅱ中输入。 实验内容3:在Quartus Ⅱ中调用Modelsim完成仿真,得到仿真波形。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 5
    说明:  用VHDL语言实现电子钟(Using VHDL language electronic bell)
    2008-11-28 21:20:23下载
    积分:1
  • sp6ex5
    说明:  xilinx SP6系列的3-8译码器实现(Implementation of Xilinx SP6 Series 3-8 Decoder)
    2020-06-22 21:40:01下载
    积分:1
  • spi_master_sent
    在FPGA平台实现SPI传输协议开发,SPI为三总线式。(Implementation of SPI transmission protocol development on FPGA platform)
    2020-08-02 08:18:35下载
    积分:1
  • 先进的高性能总线协议
    AHB 建兴协议先进的单片机总线体系结构 (AMBA) 用作系统上芯片 (SoC) 设计的片上总线。自成立以来,AMBA 的范围已经远远超出微控制器设备与现在广泛应用于 ASIC 范围和 SoC 部分包括应用程序处理器在现代便携式移动设备中使用 likesmartphones。AMBA 是 [1] 的手臂有限公司的注册的商标,是一个开放的标准,片上互连线的连接和系统在芯片 (SoC) 中的功能块管理规范。它促进权利首次开发的多处理器设计,控制器和外围设备的数目很大。AMBA 介绍了 ARM 公司于 1996 年。第一次的 AMBA 总线是先进的系统总线 (ASB) 和先进的外设总线 (APB)。在其第二版,AMBA 2 手臂添加 AMBA 高性能总线 (AHB),是一种单一的时钟边沿协议。2003 年,ARM 推出第三代,AMBA 3,包括 AXI 达到甚至更高性能互连和高级跟踪总线 (ATB) 作为 CoreSight 片上调试和跟踪解决方案的一部分。在 2010 年的 AMBA 4 规格介绍了入手 AMBA 4 AXI4,然后在 2011 年 [2] 扩展系统广泛凝聚与 AMBA 4 ACE。在 2013 年 [3] 的 AMBA 5 志 (相干集线器接口) 规范介绍了,与重新设计的高速传输层和功能,旨在减少交通拥堵。
    2022-03-22 23:53:05下载
    积分:1
  • hdl
    网上流传的用来实现FPGA驱动VGA,从而实现一个pingpong小游戏的源码,实测可用。(a program embedded in a FPGA in order to drive the VGA and realize a little game named pingpong. tested.)
    2009-03-31 22:36:37下载
    积分:1
  • i2c
    说明:  本文研究的IIC总线控制器具有如下特征 1.兼容飞利浦I2C标准,以主机模式与外围设备进行数据通信,对IIC从机模型进行读/读,读/写,写/写,写/读[18]。 2.多主操作 3.软件可编程时钟频率 4.时钟拉伸和等待状态生成 5.软件可编程确认位 6.时钟同步设计 7.仲裁中断丢失,自动转移取消 8.开始/停止/重复启动检测/确认生成 9.总线忙检测(The IIC bus controller studied in this paper has the following characteristics. 1. Compatible with Philips I2C standard, data communication between host mode and peripheral devices, read/read, read/write, write/write, write/read for IIC slave model [18]. 2. Multiple Main Operations 3. Software programmable clock frequency 4. Clock stretching and waiting state generation 5. Software Programmable Confirmation Bit 6. Clock Synchronization Design 7. Loss of arbitration interruption and cancellation of automatic transfer 8. Start/Stop/Repeat Start Detection/Verification Generation 9. Bus busy detection)
    2019-06-18 12:18:10下载
    积分:1
  • SVPWM
    实现SVPWM的算法实现和仿真,基于FPGA平台用VHDL语言编写(Realization and Simulation of algorithm for realizing SVPWM)
    2018-04-10 14:25:17下载
    积分:1
  • cfg9230
    ad9230的配置程序,差分输入输出,verilog(ad9230 configuration program, verilog)
    2021-03-18 19:09:19下载
    积分:1
  • 1
    说明:  led blinking program.................
    2012-01-12 18:05:09下载
    积分:1
  • ADC_TCL5510-verilog
    verilog 驱动TLC5510代码,TLC5510是高速的AD,可达20MHz(verilog code driven TLC5510, TLC5510 is a high-speed AD, up to 20MHz)
    2020-08-13 21:28:29下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载