吠陀的多路复用器

设计一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器： 1)       主、支干道各设有3个方向的绿、黄、红指示灯（左转、直行和右转），每个行驶方向均配有时间显示数码管；2)       主干道处于常允许通行状态，而支干道有车来才允许通行（由外部信号通知）。3)       当主、支道均有车时，两者交替允许通行，主干道每次放行90s，支干道每次放行60s，在每次由亮绿灯变成亮红灯的转换过程中，要亮5s黄灯作为过渡，并进行减计时显示。

《Verilog HDL 程序设计教程》7-"Verilog HDL Design Guide," 7

DA 实现用于 FIR 实现筛选器假定系数固定的那冲激响应和这种行为使得它可能使用的基于 ROM 的下尿路症状

QAM调制，基于FPGA的实现，包含有乘法器模块、升降余弦滤波器模块、QAM序列生成模块(QAM modulator,the implementation based on FPGA,include MUL、FIRCOS and QAM generate)

实现简单的硬件加法器、除法器，实现源码文中注释(Realize simple hardware adder and divider, realize source code)

VHDL汇编语言原理及源代码。spartan 3e开发板试用。(VHDL language.)

我是VHDL的初学者，这是我自己编译的简单的几个VHDL码，功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。 希望能和其他初学者一起讨论学习，并得到高手的指点-I VHDL beginners, this is my own translation of a few simple VHDL code. 3-8 function decoder and testbench, 16 Register and testbench and traffic lights. Hopes to be able to discuss other beginners learning, and with the guidance of the master

控制AD采样的程序,希望对大家能有所帮助!不对之处请多多指导!-I think it is a goog pragram ,I hope it is good for you !

一路24位计数器,cpu可直接读写计数器的计数值.-All the way 24-bit counters, cpu can be directly read and write the total value counters.

数字下变频（DDC）在如今基于软件无线电的架构中对系统的整体性能决定性的影响，代码为基于Matlab的4通道DDC程序，程序中可以根据需要调节滤波器等参数评估DDC的性能对于使用FPGA实现DDC有较大的参考价值(Digital down conversion (DDC) in today' s architecture based on software radio system a decisive impact on the overall performance of the code for the 4-channel DDC Matlab-based program, the program can be adjusted according to filter parameters such as the use of performance assessment FPGA DDC DDC has achieved great reference value)