-
sobel
这是本人自己编写的可用于256*256大小的图像进行sobel边缘检测的vhd文件,可在QuartusII或MaxplisII下综合和仿真,并在FPGA上测试过。可以进行修改支持其他大小图像的sobel边缘检测,同时还可以实现其它的图像模块化处理算法,例如高斯滤波,平滑等。(this is my own preparation for the 256* 256 size of the image segmentation Edge Detection vhd document in the next QuartusII or MaxplisII integrated and simulation, and the FPGA tested. Can be adapted to support other size image segmentation edge detection, It can also achieve other modular image processing algorithms, such as Gaussian filtering, smoothing and so on.)
- 2020-07-09 21:08:55下载
- 积分:1
-
主要是步进电机的驱动源,用Verilog VHDL开发,个人取向…
XC95144步进电机驱动器源码,采用verilog vhdl开发,个人原创-XC95144 stepper motor drive source, using verilog vhdl development, personal originality
- 2022-03-23 12:55:12下载
- 积分:1
-
vhdl-cordic-atan-master
Implementation of CORDIC atan block in VHDL
- 2019-05-14 16:51:26下载
- 积分:1
-
8_sys_clock
黑金开发板对时钟信号的编写实验以及调试,相关代码如压缩包所示(CLOCK FPGA)
- 2012-09-18 22:51:36下载
- 积分:1
-
jjiaotongdeng
实现fpga上交通灯的设计,可以在开发板上实现红绿灯(Design of traffic lights on FPGA)
- 2018-08-28 16:42:27下载
- 积分:1
-
8085汇编实现计算器
使用 7 赛格 LED 显示屏车载 (地址和数据字段) 来显示小时: 分钟: 秒的小数。这将意味着你有在董事会上运行一个实时时钟。
(为激励标记!!) 还提供以下附加功能:
(a) 一个计时器设施 (提供启动和停止按钮),找到一个事件所需的时间。
(b) 一个报警设施 (设置和重置警报)。我们可以有多个闹钟吗?
我们可以在哪里显示的短 (神秘) 消息提醒吗?
(d) 在哪里小时的范围从 0-24 而不是 0-12 的铁路时间格式显示时间。
- 2023-08-27 01:00:06下载
- 积分:1
-
(1)距离算法研究和设计;
(2)采用FPGA/CPLD实现。
(1)距离算法研究和设计;
(2)采用FPGA/CPLD实现。
-(1) distance algorithm and design (2) using FPGA/CPLD implementation.
- 2022-08-13 17:17:05下载
- 积分:1
-
code
代码文件夹:
ARVI_FSM.v为顶层文件,用于模拟时用。
dataHex.dat 为模拟输入文件(只有10行,象征的意思。实际我们模拟时,dataHex.dat文件足有1个多GB)
dataFormat.dat为输入文件对应的带格式的文件
使用modelsim模拟时,将dataHex.dat名字改为CPUContext.txt
结果:
result.txt
(Code folder: ARVI_FSM.v for top-level documents used for the simulation. dataHex.dat for analog input files (only 10 line, the meaning of the symbol. actual simulation we, dataHex.dat documents have more than one full GB) dataFormat.dat for the input file the corresponding file with modelsim simulation used to dataHex.dat name to CPUContext.txt results: result.txt)
- 2009-06-21 19:14:37下载
- 积分:1
-
FPGAAD9854DDS
FPGA测序和DDS产生各种波形程序,用Atral器件开发(FPGA sequencing and DDS generate various waveform programs.)
- 2018-11-14 22:07:21下载
- 积分:1
-
FPGA控制AD7321的模块
FPGA控制AD7321的模块,是本人亲自试验过的。有Verilog源码,和简单文档(Fpga control module of ad 7321, is I personally tested. Verilog source code, and simple documentation)
- 2018-01-31 20:04:27下载
- 积分:1