pn sequence generator

是我们在在实验室做的摸60计数，并用LED显示出来。-is done in the laboratory in the loss of 60 counts, and LED show.

利用FPGA串口通信向上位机发送数据，使用RS232通信协议，向上位机发送8位数据，其中8八个数据位包括4个信息位，经过7-4汉明编码变为7个信息位，而最低位补0，发送的8位数据为2个16进制数，其2个16进制数通过数码管显示。

SERDES资料，包括reliability_handbook,serdes_handbook,serdes_introduction(SERDES doc,include reliability_handbook,serdes_handbook,serdes_introduction)

vhdl 代码为基数 8 展位编码模块乘数与自适应延迟的高动态范围残留一些系统

一个关于跨越异步时钟边界传输数据的解决方案(The solution of transfering data across asynchronous clock boundary.)

基于fpga的出租车计费系统，采用自顶向下的设计方法-FPGA-based billing system of a taxi, using top-down design methodology

说明：  该程序使用Verilog语言产生LFM信号(The program uses Verilog language to generate LFM signals.)

this project is about FIR FIlter By VHdl codes in the ISE.

关于语音通信信道调制的程序代码，是论文的仿真程序(About voice communication channel modulation code, the authors of the paper simulation program)

2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)