logic lock 的vhdl源码，altera平台适用。

库 ieee ； 使用 ieee.std_logic_1164.all ； 使用 ieee.std_logic_arith.all ； 使用 ieee.std_logic_unsigned.all ； 实体三叶因子 1 是 端口 ( 赤  角： 在 std_logic ； rst: 在 std_logic ； q1: std_logic 出） ； 结束三叶因子 1 ； 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

基于FPGA的键盘程序代码，可用单片机控制-FPGA-based keyboard program code can be used SCM control

一些较为经典的VHDL代码,专注于信号分析与检测方面-Some of the more classic of the VHDL code, focusing on signal analysis and testing

verilog例子资源，对于初学者很有帮助。-verilog examples of resources are very useful for beginners.

ADC7606的驱动代码，采用verilog实现(ADC7606 driver code, using Verilog to achieve)

AD9268的配置Verilog实现，程序用于实现4通道的AD9268的配置(The 4 channel AD9268 configuration)

Clock_Dithering_Verilog this is a Clock u_dither, 大家想要做Verilog去抖动的可以参考.-Clock_Dithering_Verilog this is a Clock u_dither, everybody want to make Verilog-jitter can refer to.

spartan3e led fpga labview 8.6

vhdl语言和verilog语言转换工具 能很容易的实现两种语言的相互转换-verilog language vhdl language and conversion tools can easily achieve the conversion between two languages

Spartan® -3E 现场可编程门阵列家族是为满足对成本敏感的消费电子大量应用的需要 而特别设计的。 (Field Programmable Gate Array family needs is to meet the cost-sensitive applications, a large number of consumer electronics Specially designed.)