apb2.0 语言

VGA显示程序VHDL版本，适用于ALTERA的CPLD(VGA display program applies ALTERA CPLD)

基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，基于Verilog的CRC算法源代码，

verilog 有符号数 乘法器模块(verilog signed multiplyer)

掌握SDRAM数据读写、刷新、初始化以及FPGA串口收发时序，熟练FIFO IP核的生成和调用。(Master SDRAM data read and write, refresh, initialization and the timing of sending and receiving of the serial port of the FPGA, skilled in the generation and invocation of the FIFO IP core.)

HDB3编码通过verilog实现，通过modelsim仿真(HDB3 coding is implemented by Verilog and simulated by Modelsim)

低频数字式相位测量仪 使用的VHDL语言，在MUXPLUS2环境下使用！ (digit hpase detecter use for low-frequence)

这是一个简单的方式来创建一个 verilog 模块为 7 段的目的，是很容易阅读和它可以测试您的 nexys 4 对 FPGA。

一种基于CPRI标准的WCDMA NoddeB射频光纤拉远接口FPGA设计.pdf (CPRI compliant the WCDMA NoddeB RF fiber pull far from the interface of the FPGA design. Pdf)

说明：  Basic principle of LDPC code and FPGA implementation of LDPC code

使用verilog编写的串口uart发送模块，发送速率为115200，输入时钟为50m，多年验证无任何错误