BPSK调制器

ASK调制信号的verilog VHL设计，在ise中实现了ASK信号的调制解调。(ASK modulation signal verilog VHL design, in ise to achieve the ASK signal modulation and demodulation.)

基于xilinx spartan 3E开发板，通过旋转编码器实现流水灯的左右移动闪烁变换。(Based on the Xilinx Spartan 3E development board, the left and right flicker transformation of the flow lamp is realized by the rotary encoder.)

A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation 含Verilog源代码以及设计文档 本文件夹里面的是实现pic10 CPU的全部verilog代码以及相应的测试脚本代码，当然有一些模块是在quartus中直接编辑波形测试的，所以没有响应的测试脚本文件。 tri_state_port的测试还未完成，test_pic10_status_reg.vt和test_pic10_tri_state_port2.vt都没有完成测试任务 其中有三篇文档： PIC10_RISC_Design.pdf:原文（verilog代码基本都来自原文，对一部分进行了改进），这篇文章写得非常好 PIC10F200_单片机IP核的实现.pdf:对上面的文章结合自己的实验过程进行了翻译和改写，给大家参考 PIC10F:PIC10系列单片机的手册

VHDL CODE FOR SQUARE WAVE GENERATOR

小波包分解，重构轴承振动信号，Hilbert包络，FFT进行频谱分析，以获得轴承故障频率。(Wavelet packet decomposition, reconstruction of bearing vibration signal, Hilbert envelope, FFT spectrum analysis to obtain the bearing fault frequencies.)

说明：  PID算法用verilog语言实现，实测可用，由三个模块组成(The PID algorithm is implemented in Verilog language. The actual measurement is available. It consists of three modules.)

1602是目前最常用的显示器件，本例是通过verilog 代码实现1602的显示(1602 display)

VHDL 波形防止抖动程序,学习试验材料(VHDL prevent jitter waveform procedures, the pilot study materials)

用verilog语言实现数字电路低通滤波器(Implementation of digital circuit low-pass filter using Verilog language)

驱动 SDRAM 而言，简单可以分为以下四项操作： （一） 初始化 （二） 刷新操作 （三） 读操作 （四） 写操作 初始化令 SDRAM 就绪，刷新操作就是不失掉内容（数据），读操作就是从 SDRAM 哪 里读取数据，写操作就是向 SDRAM 写数据。其中，读写操作又有单字读写，多字读写 还有页读写。 本代码针对单字读写